每1纳米对DRAM的意义
大多数读者应该知道intel 的处理器、tsmc生产的soc（system on chip）等逻辑半导体的相关工艺，也明白到这些规则只不过对产品的命名罢了。那么，dram中提到的1x（18nm）、1y（17nm）、1z（16nm）等又都意味着什么？
在本文中，我们就此讨论一下所谓的“xxnm”的dram的真正意义。那么，所谓“xxnm”指的是哪里的尺寸呢？在谈论这个之前，我们先来聊一下当下的dram现状。
现在是2019年的下半年，最先进的dram正在由1x（18nm）向1y（17nm）推进。而且，预计在2019年末量产1z（16nm）。也就是说，dram是1nm1nm地实现微缩，为什么dram厂家执着于这“1nm的微缩”呢？
先说结论，“1nm微缩”如果“登场”得晚的话，年度销售额将会有1兆日元（约人民币670亿元）的差异。要理解这个，我们要首先理解dram的构造和变迁。
dram的构造和变迁
如图1所示，dram 是由一个晶体管和一个电容（capacitor）构成的，晶体管处于“on”的状态，电容储存电荷。也就是说，根据电容是否有电荷，进行“1”或者“0”的存储动作。
图1，dram的构造及变迁。（图片出自：《日本半导体历史馆》）
如图1 所示，4k-1m比特的dram是平面型（planar型），然而，大于1m比特的话，电容就会变成像蘑菇形状一样的“堆栈型”（stack型）、或者3层鳍状（fin）构造（图1 的上半部分）、或者“沟槽型”（trench型），即在晶体管下面的硅基板上凿孔，把侧壁当做晶体管（图1 的下半部分），由此就产生了下面的内容。
dram也遵循摩尔定律，每两年集成度就会扩大2倍。因此，晶体管、电容分别微缩了70%。但是，即使有微缩，电容也需要存储一定量的电荷。如果电荷过少，“1”和“0”的区别就会变得模糊，会对存储功能产生影响。
也就是说，dram的微缩难就难在--“即使实现微缩，也要保证电容存储的电荷保持一定”。为此，把平面型改为“堆栈型”、“沟槽型”，通过确保电容的面积从而保持一定的电荷量。
目前，dram市场被韩国三星电子、sk海力士（sk hynix）、美国的美光科技（micron technology）三家公司垄断。这三家公司都采用了图1中右上角的“气缸型（sylinder ）”，已经没有任何一家厂商采用“沟槽型”了。
也就是说，三家dram厂商都在晶体管上堆积绝缘膜、凿孔、形成电容。其结果，由于“即使微缩、也要存储一定的电荷”的缘故，对于dram厂商来说，每年“深挖细微孔”都是他们最重大的技术研发。
现在的dram构造和最细微的地方
现在的dram 构造如图2所示。笔者在2000年前后，曾在日立、elpida（尔必达）从事256m-1g比特dram的研发工作，电容孔的直径、深度（高度）比（也就是“aspect ratio”，）曾是10-12。那时曾经“叫苦连天”地喊出“孔的加工太难了，已经极限了，已经不行了”！
图2 ，dram构造。（图片出自：rick merritt，《从折叠手机3d dram，semi event》（ee times japan、2019年1月21日），原始图片出自东京电子tel.）
据说现在dram的“aspect ratio”（已经达到40-45。能够加工出深度（高度）比如此大的孔，深切感受到人类了不起的睿智！
在图2 的dram中，从下侧开始我们可以依次看到，分离各个cell的浅槽隔离（shallow trench isolation）、晶体管的gate（字线wordline）、位线（bitline）、电容、接触孔（contact hole）、金属配线等。
其中，最细微的地方是哪里？如果说“18nm的dram”，18nm又在何处？
问题的答案通过图3中的dram的平面图来说明。首先，在硅上挖出沟槽，用绝缘膜填充沟槽后形成浅槽隔离（shallow trench isolation）。其次，形成作为晶体管gate的字线（wordline）。接着，继续形成位线（bitline）。
图3，dram的平面图。（图片出自：jbpress）
其中，最细微的部分是浅槽隔离（shallow trench isolation，sti），“18nm的dram”其实指的就是相当于“浅槽隔离（sti）”的间距的1/2（称为“half pitch”）的尺寸。也就是说，说起“○○nm的dram”，dram的“浅槽隔离（sti）”的1/2间距才是真正的nm尺寸。
dram的微缩推移及未来预测
如图4是关于dram的微缩如何发展、今后的预测。
图4，dram的微缩推移、未来的预测。（图片出自;笔者根据itrs、irds的数据编纂而成。）
截止到2016年，以美国半导体工业协会（sia）、日本的电子信息技术产业协会（jeita）为中心，策划了“国际半导体技术蓝图（itrs：international technology roadmap for semiconductors）”，并且刊载了dram的细微性。
该技术蓝图被认为是为了intel的处理器而制作的，背地里甚至曾被揶揄为“intel technology roadmap for semiconductors”！
itrs在2016年寿终正寝，取而代之的是美国本土的电气电子工学学会（ieee），并发布了名为“international roadmap for devices and systems（irds）”的新技术蓝图。其中也登载了dram的微缩特性。
再看一下图4，截止到itrs存在的2016年，从36nm到20nm，dram的微缩以对数函数的形式几乎呈现直线发展。但是，进入2017年以及以后的irds时代，可以看出，dram的微缩发展比itrs的预测还要慢！
但是，尽管如此，据预测，dram还会以1-2nm的速度进行微缩的发展。那么，对于dram来说，1nm的微缩具有什么意义呢？
dram厂商拘泥于1nm的理由
2012年-2013年期间，比较了三星电子和美光的2g比特的dram（如图5），同一时期，三星电子公布说“28nm”、美光公布说“32nm”。但是，怎么看三星都在数字上“打了马虎眼”，其实二者的细微差异仅仅只有1-2nm。
图5，三星电子和美光的2g比特的dram的比较。（图片出自：jbpress）
仅仅1-2nm的差距，就对dram的芯片尺寸造成了很大影响。实际上，三星电子的2g的dram是45m㎡，美光的是60m㎡。
于是，三星可以从直径为30cm（12inch）的硅晶圆上获得1570个dram， 美光可以获得1024个。假设两者的良率为90%，三星可以获得1413个芯片，美光可以取数921个芯片，其差约为500个左右。
假设一个dram为4美金，对于一颗硅晶圆，三星电子和美光的销售额差距约为2000美金。假设两家公司在月产能为50万颗硅晶圆的量产工厂生产dram，其差距就是10亿美金，1年（12个月）下来，其差异会扩大到120亿美金。1美金换算成110日元的话，一年就是1兆2，100亿日元。
总之，对于dram的1-2nm的细微性的差异，1年下来，就会产生超过1兆日元（约人民币670亿元）的销售额的差异。这就是dram厂商“拘泥”于这细微的1nm的理由！
实际上，这种情况也存在于处理器、soc等逻辑半导体方面。因此，无论哪里的尖端半导体厂商，都“卯足了劲”要实现哪怕仅有1nm的微缩！
2016年以后，intel停滞在14nm、没有进展，2019年下半年开始批量生产10nm工艺的处理器。这里的“14nm”、“10nm”都是intel的“商品品名”。另一方面，三星电子、美光似乎也提前了irds，在2019年末预计要开始量产1z（16nm）工艺的16g比特的dram。dram的浅槽隔离（sti）的“半间距（half pict）”其实是16nm。
最快在2020年上半年，可能会发布搭载了intel的10nm处理器、16nm工艺的16g比特的dram的pc！
郑州富士康表示2016年上半年已累计出货4.59亿部iPhone！
美国一公司采用大数据分析来帮助寻找丢失儿童
可穿戴设备中的博世传感器产品
模拟量采集器是什么，它的原理是怎样的
熔体流动速率测定仪的功能特点及技术参数
每1纳米对DRAM的意义
辽宁省5G产业发展步伐加快
怎么估算负载电流和选用接触器
零序电流保护和剩余电流保护哪个好？
直流供电为数据中心节能新选择
华为对三星元器件组件的依赖在逐渐减小，尤其是在半导体领域
性能说iPhone 8,其实也不过如此
更新太快，华为P10还没发布，P系列曲面机就来了
韩媒：三星计划通过TCL华星收购LGD广州8.5代线
凌科电气YM系列工业防水连接器之可靠与人性化的结构设计解析
三星和华为的可折叠手机OLED面板合作已停止，转向京东方
泵站电机交流励磁调速的控制技术
高通Toq智能手表为什么那么贵？
掌握静电放电问题的分析方法
如何防止浪涌电流对电路和设备的冲击？
在本文中，我们就此讨论一下所谓的“xxnm”的dram的真正意义。那么，所谓“xxnm”指的是哪里的尺寸呢？在谈论这个之前，我们先来聊一下当下的dram现状。
现在是2019年的下半年，最先进的dram正在由1x（18nm）向1y（17nm）推进。而且，预计在2019年末量产1z（16nm）。也就是说，dram是1nm1nm地实现微缩，为什么dram厂家执着于这“1nm的微缩”呢？
先说结论，“1nm微缩”如果“登场”得晚的话，年度销售额将会有1兆日元（约人民币670亿元）的差异。要理解这个，我们要首先理解dram的构造和变迁。
dram的构造和变迁
如图1所示，dram 是由一个晶体管和一个电容（capacitor）构成的，晶体管处于“on”的状态，电容储存电荷。也就是说，根据电容是否有电荷，进行“1”或者“0”的存储动作。
图1，dram的构造及变迁。（图片出自：《日本半导体历史馆》）
如图1 所示，4k-1m比特的dram是平面型（planar型），然而，大于1m比特的话，电容就会变成像蘑菇形状一样的“堆栈型”（stack型）、或者3层鳍状（fin）构造（图1 的上半部分）、或者“沟槽型”（trench型），即在晶体管下面的硅基板上凿孔，把侧壁当做晶体管（图1 的下半部分），由此就产生了下面的内容。
dram也遵循摩尔定律，每两年集成度就会扩大2倍。因此，晶体管、电容分别微缩了70%。但是，即使有微缩，电容也需要存储一定量的电荷。如果电荷过少，“1”和“0”的区别就会变得模糊，会对存储功能产生影响。
也就是说，dram的微缩难就难在--“即使实现微缩，也要保证电容存储的电荷保持一定”。为此，把平面型改为“堆栈型”、“沟槽型”，通过确保电容的面积从而保持一定的电荷量。
目前，dram市场被韩国三星电子、sk海力士（sk hynix）、美国的美光科技（micron technology）三家公司垄断。这三家公司都采用了图1中右上角的“气缸型（sylinder ）”，已经没有任何一家厂商采用“沟槽型”了。
也就是说，三家dram厂商都在晶体管上堆积绝缘膜、凿孔、形成电容。其结果，由于“即使微缩、也要存储一定的电荷”的缘故，对于dram厂商来说，每年“深挖细微孔”都是他们最重大的技术研发。
现在的dram构造和最细微的地方
现在的dram 构造如图2所示。笔者在2000年前后，曾在日立、elpida（尔必达）从事256m-1g比特dram的研发工作，电容孔的直径、深度（高度）比（也就是“aspect ratio”，）曾是10-12。那时曾经“叫苦连天”地喊出“孔的加工太难了，已经极限了，已经不行了”！
图2 ，dram构造。（图片出自：rick merritt，《从折叠手机3d dram，semi event》（ee times japan、2019年1月21日），原始图片出自东京电子tel.）
据说现在dram的“aspect ratio”（已经达到40-45。能够加工出深度（高度）比如此大的孔，深切感受到人类了不起的睿智！
在图2 的dram中，从下侧开始我们可以依次看到，分离各个cell的浅槽隔离（shallow trench isolation）、晶体管的gate（字线wordline）、位线（bitline）、电容、接触孔（contact hole）、金属配线等。
其中，最细微的地方是哪里？如果说“18nm的dram”，18nm又在何处？
问题的答案通过图3中的dram的平面图来说明。首先，在硅上挖出沟槽，用绝缘膜填充沟槽后形成浅槽隔离（shallow trench isolation）。其次，形成作为晶体管gate的字线（wordline）。接着，继续形成位线（bitline）。
图3，dram的平面图。（图片出自：jbpress）
其中，最细微的部分是浅槽隔离（shallow trench isolation，sti），“18nm的dram”其实指的就是相当于“浅槽隔离（sti）”的间距的1/2（称为“half pitch”）的尺寸。也就是说，说起“○○nm的dram”，dram的“浅槽隔离（sti）”的1/2间距才是真正的nm尺寸。
dram的微缩推移及未来预测
如图4是关于dram的微缩如何发展、今后的预测。
图4，dram的微缩推移、未来的预测。（图片出自;笔者根据itrs、irds的数据编纂而成。）
截止到2016年，以美国半导体工业协会（sia）、日本的电子信息技术产业协会（jeita）为中心，策划了“国际半导体技术蓝图（itrs：international technology roadmap for semiconductors）”，并且刊载了dram的细微性。
该技术蓝图被认为是为了intel的处理器而制作的，背地里甚至曾被揶揄为“intel technology roadmap for semiconductors”！
itrs在2016年寿终正寝，取而代之的是美国本土的电气电子工学学会（ieee），并发布了名为“international roadmap for devices and systems（irds）”的新技术蓝图。其中也登载了dram的微缩特性。
再看一下图4，截止到itrs存在的2016年，从36nm到20nm，dram的微缩以对数函数的形式几乎呈现直线发展。但是，进入2017年以及以后的irds时代，可以看出，dram的微缩发展比itrs的预测还要慢！
但是，尽管如此，据预测，dram还会以1-2nm的速度进行微缩的发展。那么，对于dram来说，1nm的微缩具有什么意义呢？
dram厂商拘泥于1nm的理由
2012年-2013年期间，比较了三星电子和美光的2g比特的dram（如图5），同一时期，三星电子公布说“28nm”、美光公布说“32nm”。但是，怎么看三星都在数字上“打了马虎眼”，其实二者的细微差异仅仅只有1-2nm。
图5，三星电子和美光的2g比特的dram的比较。（图片出自：jbpress）
仅仅1-2nm的差距，就对dram的芯片尺寸造成了很大影响。实际上，三星电子的2g的dram是45m㎡，美光的是60m㎡。
于是，三星可以从直径为30cm（12inch）的硅晶圆上获得1570个dram， 美光可以获得1024个。假设两者的良率为90%，三星可以获得1413个芯片，美光可以取数921个芯片，其差约为500个左右。
假设一个dram为4美金，对于一颗硅晶圆，三星电子和美光的销售额差距约为2000美金。假设两家公司在月产能为50万颗硅晶圆的量产工厂生产dram，其差距就是10亿美金，1年（12个月）下来，其差异会扩大到120亿美金。1美金换算成110日元的话，一年就是1兆2，100亿日元。
总之，对于dram的1-2nm的细微性的差异，1年下来，就会产生超过1兆日元（约人民币670亿元）的销售额的差异。这就是dram厂商“拘泥”于这细微的1nm的理由！
实际上，这种情况也存在于处理器、soc等逻辑半导体方面。因此，无论哪里的尖端半导体厂商，都“卯足了劲”要实现哪怕仅有1nm的微缩！
2016年以后，intel停滞在14nm、没有进展，2019年下半年开始批量生产10nm工艺的处理器。这里的“14nm”、“10nm”都是intel的“商品品名”。另一方面，三星电子、美光似乎也提前了irds，在2019年末预计要开始量产1z（16nm）工艺的16g比特的dram。dram的浅槽隔离（sti）的“半间距（half pict）”其实是16nm。
最快在2020年上半年，可能会发布搭载了intel的10nm处理器、16nm工艺的16g比特的dram的pc！
郑州富士康表示2016年上半年已累计出货4.59亿部iPhone！
美国一公司采用大数据分析来帮助寻找丢失儿童
可穿戴设备中的博世传感器产品
模拟量采集器是什么，它的原理是怎样的
熔体流动速率测定仪的功能特点及技术参数
每1纳米对DRAM的意义
辽宁省5G产业发展步伐加快
怎么估算负载电流和选用接触器
零序电流保护和剩余电流保护哪个好？
直流供电为数据中心节能新选择
华为对三星元器件组件的依赖在逐渐减小，尤其是在半导体领域
性能说iPhone 8,其实也不过如此
更新太快，华为P10还没发布，P系列曲面机就来了
韩媒：三星计划通过TCL华星收购LGD广州8.5代线
凌科电气YM系列工业防水连接器之可靠与人性化的结构设计解析
三星和华为的可折叠手机OLED面板合作已停止，转向京东方
泵站电机交流励磁调速的控制技术
高通Toq智能手表为什么那么贵？
掌握静电放电问题的分析方法
如何防止浪涌电流对电路和设备的冲击？