JESD204B是否真的适合你
作者：sureena gupta
如果您有接触使用 fpga 的高速数据采集设计，没准听说过新术语“jesd204b”。
我在工作中看到过很多工程师询问有关 jesd204b 接口的信息以及它如何同 fpga 协作。他们特别感兴趣的是 jesd204b 接口将如何简化设计流程。
与 lvds 及 cmos 接口相比，jesd204b 数据转换器串行接口标准可提供一些显著的优势，包括更简单的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了，它具备如下系统级优势：
更小的封装尺寸与更低的封装成本：jesd204b 不仅采用 8b10b 编码技术串行打包数据，而且还有助于支持高达 12.5gbps 的数据速率。这可显著减少数据转换器和 fpga 上所需的引脚数，从而可帮助缩小封装尺寸，降低封装成本； 简化的 pcb 布局与布线：更少的引脚数可显著简化 pcb 布局与布线，因为电路板上的路径更少。由于对畸变管理的需求降低，因此布局和布线可进一步简化。这是因为数据时钟嵌入在数据流中，并在接收器中与弹性缓冲器结合，无需通过“波形曲线”来匹配长度。图 1 是 jesd204b 接口对简化 pcb 布局有多大帮助的实例； 高灵活布局：jesd204b 对畸变要求低，可实现更远的传输距离。这有助于将逻辑器件部署在距离数据转换器更远的位置，以避免对灵敏模拟器件产生影响； 满足未来需求：该接口能够自适应不同数据转换器分辨率。对于未来模数转换器 (adc) 及数模转换器 (dac) 而言，无需对 tx/rx 电路板进行物理上的重新设计。
图 1：lvds dac 的 pcb 布局（左）；采用 jesd204b 的相同 dac 的 pcb 布局（右）
这是不是意味着您要改用 jesd204b 接口？
不一定。与 lvds 接口相比，jesd204b 的缺点是具有更长的绝对时延，这对于有些应用来说是不可接受的。
尽管 jesd204b 可提供很多优势，但有些应用要求极短的时延，最好是无时延。一个很好的实例是电子战中使用的信号屏蔽器。该设备不仅要求绝对时延，而且需要最大限度地降低任何可能的延迟。
对于这种应用，您应该考虑 lvds 接口，因此它没有在 jesd204b 上进行数据串行化的延迟。
如欲了解有关 jesd204b 的更得意详情，敬请参考其它资源：
深入了解 jesd204b 接口的演变及其特性，请查阅我的技术文章《jesd204b 接口何时是最佳选择？》； 查阅该博客文章《高速数据转换器中的 jesd204b 与 lvds》，作者是我的同事 rick zarr； 了解有关 ti jesd204b产品组合的更多详情，其中包括 12 位、4gsps adc12j4000 模数转换器 (adc)；16 位、双通道、250msps ads42jb69 adc；16 位、4 通道、2.5gsps dac38j84 数模转换器 (dac) 以及 lmk04828 高性能时钟抖动清除器。 原文请参见: http://e2e.ti.com/blogs_/b/analogwire/archive/2014/03/14/jesd204b-is-it-for-you.aspx
气密性检测的IP等级是什么意思？
谈AI技术和全球半导体的发展态势
共迎鸿蒙生态新机遇｜中软国际教育荣获2023年华为开发者联盟鸿蒙生态人才发展奖
小鹏汽车G3在充电站自燃 宝马向三星SDI采购21700锂电池
2019上海国际智能网联汽车技术高峰论坛
JESD204B是否真的适合你
vivoAPEX2019上手 全面的技术突破
光敏传感器构成的输出电压会随光强而变的电路
《2023年度中国主要城市通勤监测报告》发布
2019款风神AX7来临 高颜值搭配AI人工智能
荣耀V9与华为P10：这1千多元的差价，究竟差在哪？
YOGA72012评测 性能表现可圈可点外观设计非常有特色
无人机航磁测量助力航空物探 从有人物探到无人物探
回顾AI芯片企业的发展分析和介绍
VDE 0113-1机械电气设备测试要求科普
AXI STREAM FIFO如何设置双时钟
mico：2013年SIP市场规模达40亿美元
苏州红星国际生活广场A地块电力监控系统的设计与应用
自动搬运机器人驱动模块
高频机与高频机原理
如果您有接触使用 fpga 的高速数据采集设计，没准听说过新术语“jesd204b”。
我在工作中看到过很多工程师询问有关 jesd204b 接口的信息以及它如何同 fpga 协作。他们特别感兴趣的是 jesd204b 接口将如何简化设计流程。
与 lvds 及 cmos 接口相比，jesd204b 数据转换器串行接口标准可提供一些显著的优势，包括更简单的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了，它具备如下系统级优势：
更小的封装尺寸与更低的封装成本：jesd204b 不仅采用 8b10b 编码技术串行打包数据，而且还有助于支持高达 12.5gbps 的数据速率。这可显著减少数据转换器和 fpga 上所需的引脚数，从而可帮助缩小封装尺寸，降低封装成本； 简化的 pcb 布局与布线：更少的引脚数可显著简化 pcb 布局与布线，因为电路板上的路径更少。由于对畸变管理的需求降低，因此布局和布线可进一步简化。这是因为数据时钟嵌入在数据流中，并在接收器中与弹性缓冲器结合，无需通过“波形曲线”来匹配长度。图 1 是 jesd204b 接口对简化 pcb 布局有多大帮助的实例； 高灵活布局：jesd204b 对畸变要求低，可实现更远的传输距离。这有助于将逻辑器件部署在距离数据转换器更远的位置，以避免对灵敏模拟器件产生影响； 满足未来需求：该接口能够自适应不同数据转换器分辨率。对于未来模数转换器 (adc) 及数模转换器 (dac) 而言，无需对 tx/rx 电路板进行物理上的重新设计。
图 1：lvds dac 的 pcb 布局（左）；采用 jesd204b 的相同 dac 的 pcb 布局（右）
这是不是意味着您要改用 jesd204b 接口？
不一定。与 lvds 接口相比，jesd204b 的缺点是具有更长的绝对时延，这对于有些应用来说是不可接受的。
尽管 jesd204b 可提供很多优势，但有些应用要求极短的时延，最好是无时延。一个很好的实例是电子战中使用的信号屏蔽器。该设备不仅要求绝对时延，而且需要最大限度地降低任何可能的延迟。
对于这种应用，您应该考虑 lvds 接口，因此它没有在 jesd204b 上进行数据串行化的延迟。
如欲了解有关 jesd204b 的更得意详情，敬请参考其它资源：
深入了解 jesd204b 接口的演变及其特性，请查阅我的技术文章《jesd204b 接口何时是最佳选择？》； 查阅该博客文章《高速数据转换器中的 jesd204b 与 lvds》，作者是我的同事 rick zarr； 了解有关 ti jesd204b产品组合的更多详情，其中包括 12 位、4gsps adc12j4000 模数转换器 (adc)；16 位、双通道、250msps ads42jb69 adc；16 位、4 通道、2.5gsps dac38j84 数模转换器 (dac) 以及 lmk04828 高性能时钟抖动清除器。 原文请参见: http://e2e.ti.com/blogs_/b/analogwire/archive/2014/03/14/jesd204b-is-it-for-you.aspx
气密性检测的IP等级是什么意思？
谈AI技术和全球半导体的发展态势
共迎鸿蒙生态新机遇｜中软国际教育荣获2023年华为开发者联盟鸿蒙生态人才发展奖
小鹏汽车G3在充电站自燃 宝马向三星SDI采购21700锂电池
2019上海国际智能网联汽车技术高峰论坛
JESD204B是否真的适合你
vivoAPEX2019上手 全面的技术突破
光敏传感器构成的输出电压会随光强而变的电路
《2023年度中国主要城市通勤监测报告》发布
2019款风神AX7来临 高颜值搭配AI人工智能
荣耀V9与华为P10：这1千多元的差价，究竟差在哪？
YOGA72012评测 性能表现可圈可点外观设计非常有特色
无人机航磁测量助力航空物探 从有人物探到无人物探
回顾AI芯片企业的发展分析和介绍
VDE 0113-1机械电气设备测试要求科普
AXI STREAM FIFO如何设置双时钟
mico：2013年SIP市场规模达40亿美元
苏州红星国际生活广场A地块电力监控系统的设计与应用
自动搬运机器人驱动模块
高频机与高频机原理