串行比并行接口快的四大原因分析及提高单线传输速率的三种方案
1，高速串口不需要传时钟来同步数据流，没有时钟周期性的沿变，频谱不会集中，所以噪声干扰少很多。以pcie和sata为例，时钟信息通过8b/10b编码已经集成在数据流里面，数据本身经过加扰，绝对不可能有多于5个0或者5个1的长串（利于时钟恢复），也绝对不存在周期性（避免频谱集中）。这样，通过数据流的沿变可以直接用pll恢复出时钟，再用恢复的时钟采集数据流。这有什么好处？时钟信号消耗的功耗极多，带来的噪声也最大，不传时钟可以降低功耗，减少噪声。
2，所有高速串口都采用差分总线传输，外界噪声同时加载到并行传输的两条差分线上，相减之后可以抵消，对外部噪声的抵抗能力强。
3，没有时钟skew问题，因为它根本就没有同步时钟，不存在时钟和数据流的对齐问题。只需要保证差分信号线是对齐的就行，这是很容易的，因为差分信号线的值总是相反，相关性强，易控制。一根线跳的时候，另一根线经过一个非门的延时马上会跳，这个非门的延时是很容易补偿的。并行总线最大的问题就是多根线传输的时候，无法保证所有的沿变都对齐，很有可能传着传着某些信号跟不上，落后了一个t，数据就传错了。想控制也难，因为各个信号没有相关性，互相的沿变本身就是独立的，因为布线不同，很有可能一个跳的早点，另一个跳的晚点，再加上各个传输线电阻不同，噪声不同，传一会儿就分辨不出来哪个值对应哪个周期。
4，线少，干扰少。并行传输，一般32根或者64根，一根线跳变，会给旁边的线带来噪声，频率越高，这种噪声越大，很容易导致别的线值被篡改或者无法辨认，所以频率不可能很高。串行传输一般就4根数据线，分成rx两根差分线和tx两根差分线，差分线总是往相反方向跳，可以抵消各自的跳变噪声，比如rx的正极性发生跳变时会产生噪声，这种噪声可以被rx的负极性以相反的跳变直接抵消掉（因为他们是差分信号对），总的噪声为0，根绝了内部噪声。综上，串口传输的各种优势使得其内外噪声皆免疫，又没有信号对齐之忧，可以以极高的速率传输。比如sata可以以6gb的速率传输数据流，pcie可以以8gb的速率传输数据流。这种速率，并行传输是根本做不到的，更不要说串行传输还能节省大量引脚。
为了提高单根线的传输速率，必须要讲到我们模拟电路工程师的三大法宝，差分信号（differential signaling），时钟-数据恢复（clock-data recovery，简称cdr），和信道均一化（channel equalization，eq）
差分信号的好处 不外乎抗干扰能力强，引入的噪声也比较小，虽然必须要两根线，但速度从几百m提高到几g，还是很值得的。
cdr的好处 消灭了skew，减少了时钟的功耗和噪声（但多出了cdr电路本身的功耗和噪声），同时避免了电磁干扰。想想在pcb或者电线上传一个15g的时钟，太带感了，幸亏我们不用做这种事。
信道均一化 相当值得一提，这才是serdes高速发展的决定性因素，所以我决定花点文字讲一下。
一般来说，真实世界中的信道都是低通特性的，到处都是小电容，所谓绝缘体中的分子在高频情况下吸收电场能量，再加上金属线中的趋肤效应，所以我们想要的高频信号走不了多远就不像样子了，比如下面某信道的频率特性（绿线）。
如图所示，在对应28gbps的频点上，信号能量被衰减了30db，电压幅度只剩3%了；在对应56gbps的频点上更惨，65db意味着信号电压摆幅剩下不到千分之一。在这种信道中，发送端一个完美漂亮的数据眼图：
到了接收端会变成这样的一堆垃圾：
什么都辨认不出来对吧。但是，经过我们聪明的工程师们一番努力，均一化开关打开，信号就变成了这样：
既然有了三大法宝，他们只能用在串口上吗？
答案很显然，不是，串口可以用的，我们并口一样可以用。那为什么并口不用呢？
差分信号这条不用说了，并口的电线本来已经够多了，数目还要再翻一倍？系统工程师会杀人的。
cdr 意义也不大，反正你并口速度也不高，一堆数据线中顺便传下时钟，比做接收端做cdr再采样每一位数据省事多了。
信道均一化属于屠龙之技，不用差分信号的话也就传几百m，本来就没啥衰减，用这个干啥？还是考虑下各种噪声串扰的问题吧。
于是答案就呼之欲出了。串口为啥比并口快？是因为串口的特性和应用场景，决定了它更加适合采用一些可以提高单根信道速率的设计方法，这些方法用在并口上并不合适。
从现有的应用看来，需要持续稳定高带宽的应用，往往使用高速串行接口，一根带宽不够再加一根，各种视频网络应用，基本如此。而一些历史遗留速度不高的应用，还有一些需要突发性高带宽的应用，并口仍然存活，比如很特殊的ddr。虽然xdr/gddr/hmc/hcm这些新标准都在试图引入serdes， 但dram行业的特殊性还是让并口继续存活着。
【工程师开发板使用测评】爱普特 APT32F110 ev board Zwave物联网无线通信 智能照明实验D
三星Note10系列将于明日首销 售价6599元起
初创公司可以用人工智能做什么
激光雷达如何挽救低迷的汽车产业？
基于uC/OS-II的变频器结构控制系统设计
串行比并行接口快的四大原因分析及提高单线传输速率的三种方案
保时捷与西门子合作开发合成燃料
GB 31241-电芯重物冲击试验机在不同标准要求下的试验步骤
前端程序员怎样转型全栈工程师
贴片射频电容与贴片电容的区别
泰克&交大微纳学院研讨会预告第二弹！电路测试直播培训课程来了！
苹果的自研芯片之路
一文了解2017全球大数据发展趋势
fft算法以及c语言实现详情解答
分析师称苹果服务业务第四季度仍将保持两位数增速
锂离子电池和锂聚合物电池的区别在哪
ICT技术连接城市与乡村 从特岗教师的需求金字塔 重新理解乡村、教育和科技
用于仿生机器人中的机械原理
中线安防保护器安装使用注意事项
GSMArena分享了即将推出的Realme Race旗舰手机的泄露图像
2，所有高速串口都采用差分总线传输，外界噪声同时加载到并行传输的两条差分线上，相减之后可以抵消，对外部噪声的抵抗能力强。
3，没有时钟skew问题，因为它根本就没有同步时钟，不存在时钟和数据流的对齐问题。只需要保证差分信号线是对齐的就行，这是很容易的，因为差分信号线的值总是相反，相关性强，易控制。一根线跳的时候，另一根线经过一个非门的延时马上会跳，这个非门的延时是很容易补偿的。并行总线最大的问题就是多根线传输的时候，无法保证所有的沿变都对齐，很有可能传着传着某些信号跟不上，落后了一个t，数据就传错了。想控制也难，因为各个信号没有相关性，互相的沿变本身就是独立的，因为布线不同，很有可能一个跳的早点，另一个跳的晚点，再加上各个传输线电阻不同，噪声不同，传一会儿就分辨不出来哪个值对应哪个周期。
4，线少，干扰少。并行传输，一般32根或者64根，一根线跳变，会给旁边的线带来噪声，频率越高，这种噪声越大，很容易导致别的线值被篡改或者无法辨认，所以频率不可能很高。串行传输一般就4根数据线，分成rx两根差分线和tx两根差分线，差分线总是往相反方向跳，可以抵消各自的跳变噪声，比如rx的正极性发生跳变时会产生噪声，这种噪声可以被rx的负极性以相反的跳变直接抵消掉（因为他们是差分信号对），总的噪声为0，根绝了内部噪声。综上，串口传输的各种优势使得其内外噪声皆免疫，又没有信号对齐之忧，可以以极高的速率传输。比如sata可以以6gb的速率传输数据流，pcie可以以8gb的速率传输数据流。这种速率，并行传输是根本做不到的，更不要说串行传输还能节省大量引脚。
为了提高单根线的传输速率，必须要讲到我们模拟电路工程师的三大法宝，差分信号（differential signaling），时钟-数据恢复（clock-data recovery，简称cdr），和信道均一化（channel equalization，eq）
差分信号的好处 不外乎抗干扰能力强，引入的噪声也比较小，虽然必须要两根线，但速度从几百m提高到几g，还是很值得的。
cdr的好处 消灭了skew，减少了时钟的功耗和噪声（但多出了cdr电路本身的功耗和噪声），同时避免了电磁干扰。想想在pcb或者电线上传一个15g的时钟，太带感了，幸亏我们不用做这种事。
信道均一化 相当值得一提，这才是serdes高速发展的决定性因素，所以我决定花点文字讲一下。
一般来说，真实世界中的信道都是低通特性的，到处都是小电容，所谓绝缘体中的分子在高频情况下吸收电场能量，再加上金属线中的趋肤效应，所以我们想要的高频信号走不了多远就不像样子了，比如下面某信道的频率特性（绿线）。
如图所示，在对应28gbps的频点上，信号能量被衰减了30db，电压幅度只剩3%了；在对应56gbps的频点上更惨，65db意味着信号电压摆幅剩下不到千分之一。在这种信道中，发送端一个完美漂亮的数据眼图：
到了接收端会变成这样的一堆垃圾：
什么都辨认不出来对吧。但是，经过我们聪明的工程师们一番努力，均一化开关打开，信号就变成了这样：
既然有了三大法宝，他们只能用在串口上吗？
答案很显然，不是，串口可以用的，我们并口一样可以用。那为什么并口不用呢？
差分信号这条不用说了，并口的电线本来已经够多了，数目还要再翻一倍？系统工程师会杀人的。
cdr 意义也不大，反正你并口速度也不高，一堆数据线中顺便传下时钟，比做接收端做cdr再采样每一位数据省事多了。
信道均一化属于屠龙之技，不用差分信号的话也就传几百m，本来就没啥衰减，用这个干啥？还是考虑下各种噪声串扰的问题吧。
于是答案就呼之欲出了。串口为啥比并口快？是因为串口的特性和应用场景，决定了它更加适合采用一些可以提高单根信道速率的设计方法，这些方法用在并口上并不合适。
从现有的应用看来，需要持续稳定高带宽的应用，往往使用高速串行接口，一根带宽不够再加一根，各种视频网络应用，基本如此。而一些历史遗留速度不高的应用，还有一些需要突发性高带宽的应用，并口仍然存活，比如很特殊的ddr。虽然xdr/gddr/hmc/hcm这些新标准都在试图引入serdes， 但dram行业的特殊性还是让并口继续存活着。
【工程师开发板使用测评】爱普特 APT32F110 ev board Zwave物联网无线通信 智能照明实验D
三星Note10系列将于明日首销 售价6599元起
初创公司可以用人工智能做什么
激光雷达如何挽救低迷的汽车产业？
基于uC/OS-II的变频器结构控制系统设计
串行比并行接口快的四大原因分析及提高单线传输速率的三种方案
保时捷与西门子合作开发合成燃料
GB 31241-电芯重物冲击试验机在不同标准要求下的试验步骤
前端程序员怎样转型全栈工程师
贴片射频电容与贴片电容的区别
泰克&交大微纳学院研讨会预告第二弹！电路测试直播培训课程来了！
苹果的自研芯片之路
一文了解2017全球大数据发展趋势
fft算法以及c语言实现详情解答
分析师称苹果服务业务第四季度仍将保持两位数增速
锂离子电池和锂聚合物电池的区别在哪
ICT技术连接城市与乡村 从特岗教师的需求金字塔 重新理解乡村、教育和科技
用于仿生机器人中的机械原理
中线安防保护器安装使用注意事项
GSMArena分享了即将推出的Realme Race旗舰手机的泄露图像