PCB设计建议 PCB叠层结构
mpc57xx 系列微控制器是 nxp 推出的一款采用 power architecture 技术构建，面向汽车和工业动力总成、发动机管理、电机控制、车身控制、网关、底盘和安全、仪表板和显示屏管理应用。
其特点如下：
mpc57xx 低端到高端产品的软件和硬件均兼容。采用高密度浮栅技术实现的嵌入式闪存。从单核到多核产品，运行频率从 32 mhz 到 300 mhz 以上，性能具有很高的扩展性。根据safeassure 功能安全保障计划设计，使系统制造商轻松达到功能安全标准，如 iso 26262 asil-d 级安全完整性的要求。多种片上冗余和安全选项，例如延迟锁步内核、dma 控制器、存储器保护单元、故障采集和控制单元，以及端到端 ecc。无以伦比的能效 – 并行处理加上一组精密的外设，以及power architecture 工具和软件生态合作体系的支持。
本期博文接之前的 mpc5744p 原理图设计指南，给大家介绍下 mpc5744p 在 pcb（layout）上的一些注意事项，并结合我司自行设计的域控制器 - lion 实例来讲解。
1. 封装介绍1.1 封装信息mpc5744p 封装包括两种：144 引脚 lqfp 封装、257 引脚 pbga 封装。
两种封装在资源以及接口上的区别对比如下图所示：
1.2 封装尺寸
lqfp144 封装信息：
https://www.nxp.com/docs/en/package-information/sot486-2.pdf
pbga257 封装信息：
https://www.nxp.com/docs/en/package-information/sot1547-1.pdf
2. pcb 设计建议
本设计指南 layout 部分的示意图引用了我司自行设计的“adas 域控制器 - lion”，设计选用了 mpc5744p – 257 mapbga 封装。大家如果对此方案的设计有想深入了解的，也可以转至我们大大通的微博专区搜索关键字：【adas 域控制器硬件设计】，或者方案专区搜索方案：“域控制器”关键字即可找到对应资源。
2.1 pcb 叠层结构
2.1.1 层的定义设计原则
器件面下层（第二层）为地平面，为器件面布线提供参考平面；所有信号层尽可能与地平面相邻；主电源层尽可能与对应地层相邻；建议采用对称结构设计。针对于 mpc5744p 两种封装，推荐采用 4 层板设计，以保证参考平面的完整性（bga 257 封装必须 4 层板，其中还有部分高速信号需要完整的参考平面例如 zipwire）
下面的 pcb 设计参考建议基于 pbga257 封装，并采用 6 层板的叠层结构设计。
2.1.2 地和电源层设计注意事项
注意电源与地层的完整性，避免出现导通孔密集区域，破坏平面层的完整性；
平面分隔要考虑高速信号回流路径的完整性；
高速信号、时钟等关键信号要有一个相邻地平面；
如高速信号在邻层的回流路径被分割，应在其它布线层做补偿；
20h 规则：为防止电源层向外辐射电磁干扰，应内缩 20h（电源层与地之间的介质厚度）。
2.2 高速信号走线建2.2.1 晶振走线指导
晶体尽量靠近主控放置，晶体的负载电容靠近管脚放置；晶体走线尽量短且走在表层，避免打孔换层；晶体电路建议包地处理，以隔离噪声；晶体走线的邻层保持完整地平面作参考，避免被任何走线分割
下图为 crystal 部分信号走线 layout 示意图：
2.2.2 ethernet 走线指导① phy 尽量靠近主控，emi 效果越好，控制在 15cm 以内； ② 下述信号如有串联匹配电阻，请靠近 phy 放置，以改善 emi
rxd[0:3]，rx_clk，rx_dv 走线尽量短并做等长处理，走线长度误差小于 100mil；
rx_clk 包地处理；
③ 下述信号如有串联匹配电阻，请靠近 mpc5744p 放置，以改善 emi
txd[0:3]，tx_clk，tx_en 走线尽量短并做等长处理，走线长度误差小于 100mil；
tx_clk 包地处理；
④ mdi (media-dependent interface) 线对间做等长处理，误差小于 10mil，总长度小于 12cm； ⑤ 确保 phy 的所有高速信号线有完整的参考面，与其它信号间距满足 3w 布线原则；
下图为 mii 部分信号走线 layout 示意图：
2.2.3 zipwire 走线指导
信号走线按差分规则处理，保证有连续完整的参考面，差分阻抗控制在 100ohm±10ohm；差分走线尽量短并注意等长处理，线对间误差小于 10mil；
下图为 zipwire 部分信号走线 layout 示意图：
2.3 电源设计建议2.3.1 gnd 设计
pcb 上必须有一层完整的 gnd 层，用于散热和保证信号完整性；
保证芯片每一个 gnd pad 有对应的过孔，连接到主地上。
下图为 gnd 部分信号走线（铺铜/l2） layout 示意图：
2.3.2 电源设计
电源网络采用铺铜处理；
采用多层网络供电；
每个 vdd_lv_core pad 有对应的一个过孔连到电源平面。
下图为 vdd_lv_core 部分信号走线（铺铜/l3） layout 示意图：
3. 参考文档
① mpc5744p datasheet：《mpc5744p microcontrollers - data sheet (rev 6.1)》 ② 大大通方案《基于 nxp s32v234+nxp mpc5744p adas 域控制器解决方案》：https://www.wpgdadatong.com/cn/solution/detail?pid=524
为什么回路电流走零线不走地线，漏电电流走地线不走零线？
BPI-M1+开源路由器Dual-core A20 ARM 1.0GhzCortex-A7
化工厂气象站建设方案怎么实施？
京瓷株式会社开发出可对应125℃高温的0.5mm间距车载板对板连接器5656系列
面对5G建网运营商是该选择NSA还是SA
PCB设计建议 PCB叠层结构
必示科技受邀参加上海人工智能大会并分享金融行业AIOps落地经验
对于自动驾驶汽车的控制解析
FPGA学习系列：23. 音乐蜂鸣器的设计
工厂用能管理困难？物通博联能耗监测系统轻松实现节能优化
黑鲨游戏手机评测 游戏体验极致但裸机手感有点奇怪
国产手机还要模仿苹果?
家乐福正在使用区块链来追踪其食品的来源
魅族pro7什么时候上市？魅族pro7最新消息：魅族pro7王者归来，魅族pro7海报、配置、价格、外观提前曝光
5G智能互联应用行业你看好吗
浅析国内工业机器人现状及未来发展趋势
人工智能要想更快更好 好奇心必不可少
V社最新VR设备开箱体验 手柄触感能力超强
APUS用户突破12亿 移动互联网出海市场空间巨大
一些投资机构对AI已经“投怕了”
其特点如下：
mpc57xx 低端到高端产品的软件和硬件均兼容。采用高密度浮栅技术实现的嵌入式闪存。从单核到多核产品，运行频率从 32 mhz 到 300 mhz 以上，性能具有很高的扩展性。根据safeassure 功能安全保障计划设计，使系统制造商轻松达到功能安全标准，如 iso 26262 asil-d 级安全完整性的要求。多种片上冗余和安全选项，例如延迟锁步内核、dma 控制器、存储器保护单元、故障采集和控制单元，以及端到端 ecc。无以伦比的能效 – 并行处理加上一组精密的外设，以及power architecture 工具和软件生态合作体系的支持。
本期博文接之前的 mpc5744p 原理图设计指南，给大家介绍下 mpc5744p 在 pcb（layout）上的一些注意事项，并结合我司自行设计的域控制器 - lion 实例来讲解。
1. 封装介绍1.1 封装信息mpc5744p 封装包括两种：144 引脚 lqfp 封装、257 引脚 pbga 封装。
两种封装在资源以及接口上的区别对比如下图所示：
1.2 封装尺寸
lqfp144 封装信息：
https://www.nxp.com/docs/en/package-information/sot486-2.pdf
pbga257 封装信息：
https://www.nxp.com/docs/en/package-information/sot1547-1.pdf
2. pcb 设计建议
本设计指南 layout 部分的示意图引用了我司自行设计的“adas 域控制器 - lion”，设计选用了 mpc5744p – 257 mapbga 封装。大家如果对此方案的设计有想深入了解的，也可以转至我们大大通的微博专区搜索关键字：【adas 域控制器硬件设计】，或者方案专区搜索方案：“域控制器”关键字即可找到对应资源。
2.1 pcb 叠层结构
2.1.1 层的定义设计原则
器件面下层（第二层）为地平面，为器件面布线提供参考平面；所有信号层尽可能与地平面相邻；主电源层尽可能与对应地层相邻；建议采用对称结构设计。针对于 mpc5744p 两种封装，推荐采用 4 层板设计，以保证参考平面的完整性（bga 257 封装必须 4 层板，其中还有部分高速信号需要完整的参考平面例如 zipwire）
下面的 pcb 设计参考建议基于 pbga257 封装，并采用 6 层板的叠层结构设计。
2.1.2 地和电源层设计注意事项
注意电源与地层的完整性，避免出现导通孔密集区域，破坏平面层的完整性；
平面分隔要考虑高速信号回流路径的完整性；
高速信号、时钟等关键信号要有一个相邻地平面；
如高速信号在邻层的回流路径被分割，应在其它布线层做补偿；
20h 规则：为防止电源层向外辐射电磁干扰，应内缩 20h（电源层与地之间的介质厚度）。
2.2 高速信号走线建2.2.1 晶振走线指导
晶体尽量靠近主控放置，晶体的负载电容靠近管脚放置；晶体走线尽量短且走在表层，避免打孔换层；晶体电路建议包地处理，以隔离噪声；晶体走线的邻层保持完整地平面作参考，避免被任何走线分割
下图为 crystal 部分信号走线 layout 示意图：
2.2.2 ethernet 走线指导① phy 尽量靠近主控，emi 效果越好，控制在 15cm 以内； ② 下述信号如有串联匹配电阻，请靠近 phy 放置，以改善 emi
rxd[0:3]，rx_clk，rx_dv 走线尽量短并做等长处理，走线长度误差小于 100mil；
rx_clk 包地处理；
③ 下述信号如有串联匹配电阻，请靠近 mpc5744p 放置，以改善 emi
txd[0:3]，tx_clk，tx_en 走线尽量短并做等长处理，走线长度误差小于 100mil；
tx_clk 包地处理；
④ mdi (media-dependent interface) 线对间做等长处理，误差小于 10mil，总长度小于 12cm； ⑤ 确保 phy 的所有高速信号线有完整的参考面，与其它信号间距满足 3w 布线原则；
下图为 mii 部分信号走线 layout 示意图：
2.2.3 zipwire 走线指导
信号走线按差分规则处理，保证有连续完整的参考面，差分阻抗控制在 100ohm±10ohm；差分走线尽量短并注意等长处理，线对间误差小于 10mil；
下图为 zipwire 部分信号走线 layout 示意图：
2.3 电源设计建议2.3.1 gnd 设计
pcb 上必须有一层完整的 gnd 层，用于散热和保证信号完整性；
保证芯片每一个 gnd pad 有对应的过孔，连接到主地上。
下图为 gnd 部分信号走线（铺铜/l2） layout 示意图：
2.3.2 电源设计
电源网络采用铺铜处理；
采用多层网络供电；
每个 vdd_lv_core pad 有对应的一个过孔连到电源平面。
下图为 vdd_lv_core 部分信号走线（铺铜/l3） layout 示意图：
3. 参考文档
① mpc5744p datasheet：《mpc5744p microcontrollers - data sheet (rev 6.1)》 ② 大大通方案《基于 nxp s32v234+nxp mpc5744p adas 域控制器解决方案》：https://www.wpgdadatong.com/cn/solution/detail?pid=524
为什么回路电流走零线不走地线，漏电电流走地线不走零线？
BPI-M1+开源路由器Dual-core A20 ARM 1.0GhzCortex-A7
化工厂气象站建设方案怎么实施？
京瓷株式会社开发出可对应125℃高温的0.5mm间距车载板对板连接器5656系列
面对5G建网运营商是该选择NSA还是SA
PCB设计建议 PCB叠层结构
必示科技受邀参加上海人工智能大会并分享金融行业AIOps落地经验
对于自动驾驶汽车的控制解析
FPGA学习系列：23. 音乐蜂鸣器的设计
工厂用能管理困难？物通博联能耗监测系统轻松实现节能优化
黑鲨游戏手机评测 游戏体验极致但裸机手感有点奇怪
国产手机还要模仿苹果?
家乐福正在使用区块链来追踪其食品的来源
魅族pro7什么时候上市？魅族pro7最新消息：魅族pro7王者归来，魅族pro7海报、配置、价格、外观提前曝光
5G智能互联应用行业你看好吗
浅析国内工业机器人现状及未来发展趋势
人工智能要想更快更好 好奇心必不可少
V社最新VR设备开箱体验 手柄触感能力超强
APUS用户突破12亿 移动互联网出海市场空间巨大
一些投资机构对AI已经“投怕了”