PCB设计中由小间距QFN封装引入串扰的抑制方法分析
一、引言
随着电路设计高速高密的发展趋势，qfn封装已经有0.5mm pitch甚至更小pitch的应用。由小间距qfn封装的器件引入的pcb走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。
二、问题分析
在pcb设计中，qfn封装的器件通常使用微带线从top或者bottom层扇出。对于小间距的qfn封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图一是一个0.5 pitch qfn封装的尺寸标注图。
图二是一个使用0.5mm pitch qfn封装的典型的1.6mm板厚的6层板pcb设计：
差分线走线线宽/线距为：8/10，走线距离参考层7mil，板材为fr4.
从上述设计我们可以看出，在扇出区域差分对间间距和差分对内的线间距相当，会使差分对间的串扰增大。
图四是上述设计的差分模式的近端串扰和远端串扰的仿真结果，图中d1~d6是差分端口。
从仿真结果可以看出，即使在并行走线较短的情况下，差分端口d1对d2的近端串扰在5ghz超过了-40db，在10ghz达到了-32db，远端串扰在15ghz达到了-40db.对于10gbps及以上的应用而言，需要对此处的串扰进行优化，将串扰控制到-40db以下。
三、优化方案分析
对于pcb设计来说，比较直接的优化方法是采用紧耦合的差分走线，增加差分对间的走线间距，并减小差分对之间的并行走线距离。
图五是针对上述设计使用紧耦合差分线进行串扰优化的一个实例：
图六是上述设计的差分模式的近端串扰和远端串扰的仿真结果：
从优化后的仿真结果可以看出，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20g的频率范围内减小4.8~6.95db.远端串扰在5g~20g的频率范围内减小约1.7~5.9db.
除了在布线时拉开差分对之间的间距并减小并行距离之外，我们还可以调整差分线走线层和参考平面的距离来抑制串扰。距离参考层越近，越有利于抑制串扰。在采用紧耦合走线方式的基础上，我们将top层与其参考层之间的距离由7mil调整到4mil.
根据上述优化进行仿真，仿真结果如下图：
值得注意的是，当我们调整了走线与参考平面的距离之后，差分线的阻抗也随之发生变化，需要调整差分走线满足目标阻抗的要求。芯片的smt焊盘距离参考平面距离变小之后阻抗也会变低，需要在smt焊盘的参考平面上进行挖空处理来优化smt焊盘的阻抗。具体挖空的尺寸需要根据叠层情况进行仿真来确定。
从仿真结果可以看出，调整走线与参考平面的距离后，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20g的频率范围内减小8.8~12.3db.远端串扰在0~20g范围内减小了2.8~9.3db.
四、结论
通过仿真优化我们可以将由小间距qfn封装在pcb上引起的近端差分串扰减小8~12db，远端串扰减小3~9db，为高速数据传输通道提供更多裕量。本文涉及的串扰抑制方法可以在制定pcb布线规则和叠层时综合考虑，在pcb设计初期避免由小间距qfn封装带来的串扰风险。
来源；互联网
京东方公司柔性AMOLED出货量目标超1.2亿片
新款奥迪A8全新上市,身份的象征！新款奥迪A8上市将再次掀起车坛风暴！奔驰E级慌了？到底该选谁？
MEMS告别平淡，2010年将迎来强劲增长
硬密封蝶阀液压驱动装置结构和工作原理
医学影像诊断的未来：数字平板探测器技术
PCB设计中由小间距QFN封装引入串扰的抑制方法分析
电芯温度采样——NTC选型分析
万用表的使用
背夹电池不可靠 iPhone保护壳更费电
多摄手机的意义在哪
对于做5G，华为是认真的！
虹软ADAS域控解决方案实现低成本高性能L2+级别ADAS功能
4月9日RISC-V嵌入式开发线下交流会，韦东山、笨叔亲临现场！赶快扫码报名吧！
剖析终端缺芯局面下的产业链现状
中寰卫星助力中国头部商用车企业服务海外市场
示波器的带宽与采样率是什么关系
电在在传输过程中的损耗有哪些原因
光伏逆变器方案：MPPT之于光伏电池的作用分析
加速与G.hn标准兼容性 IEEE积极推动P1905.1a标准
台湾精锐APEX行星减速机的使用注意事项
随着电路设计高速高密的发展趋势，qfn封装已经有0.5mm pitch甚至更小pitch的应用。由小间距qfn封装的器件引入的pcb走线扇出区域的串扰问题也随着传输速率的升高而越来越突出。对于8gbps及以上的高速应用更应该注意避免此类问题，为高速数字传输链路提供更多裕量。
二、问题分析
在pcb设计中，qfn封装的器件通常使用微带线从top或者bottom层扇出。对于小间距的qfn封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图一是一个0.5 pitch qfn封装的尺寸标注图。
图二是一个使用0.5mm pitch qfn封装的典型的1.6mm板厚的6层板pcb设计：
差分线走线线宽/线距为：8/10，走线距离参考层7mil，板材为fr4.
从上述设计我们可以看出，在扇出区域差分对间间距和差分对内的线间距相当，会使差分对间的串扰增大。
图四是上述设计的差分模式的近端串扰和远端串扰的仿真结果，图中d1~d6是差分端口。
从仿真结果可以看出，即使在并行走线较短的情况下，差分端口d1对d2的近端串扰在5ghz超过了-40db，在10ghz达到了-32db，远端串扰在15ghz达到了-40db.对于10gbps及以上的应用而言，需要对此处的串扰进行优化，将串扰控制到-40db以下。
三、优化方案分析
对于pcb设计来说，比较直接的优化方法是采用紧耦合的差分走线，增加差分对间的走线间距，并减小差分对之间的并行走线距离。
图五是针对上述设计使用紧耦合差分线进行串扰优化的一个实例：
图六是上述设计的差分模式的近端串扰和远端串扰的仿真结果：
从优化后的仿真结果可以看出，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20g的频率范围内减小4.8~6.95db.远端串扰在5g~20g的频率范围内减小约1.7~5.9db.
除了在布线时拉开差分对之间的间距并减小并行距离之外，我们还可以调整差分线走线层和参考平面的距离来抑制串扰。距离参考层越近，越有利于抑制串扰。在采用紧耦合走线方式的基础上，我们将top层与其参考层之间的距离由7mil调整到4mil.
根据上述优化进行仿真，仿真结果如下图：
值得注意的是，当我们调整了走线与参考平面的距离之后，差分线的阻抗也随之发生变化，需要调整差分走线满足目标阻抗的要求。芯片的smt焊盘距离参考平面距离变小之后阻抗也会变低，需要在smt焊盘的参考平面上进行挖空处理来优化smt焊盘的阻抗。具体挖空的尺寸需要根据叠层情况进行仿真来确定。
从仿真结果可以看出，调整走线与参考平面的距离后，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20g的频率范围内减小8.8~12.3db.远端串扰在0~20g范围内减小了2.8~9.3db.
四、结论
通过仿真优化我们可以将由小间距qfn封装在pcb上引起的近端差分串扰减小8~12db，远端串扰减小3~9db，为高速数据传输通道提供更多裕量。本文涉及的串扰抑制方法可以在制定pcb布线规则和叠层时综合考虑，在pcb设计初期避免由小间距qfn封装带来的串扰风险。
来源；互联网
京东方公司柔性AMOLED出货量目标超1.2亿片
新款奥迪A8全新上市,身份的象征！新款奥迪A8上市将再次掀起车坛风暴！奔驰E级慌了？到底该选谁？
MEMS告别平淡，2010年将迎来强劲增长
硬密封蝶阀液压驱动装置结构和工作原理
医学影像诊断的未来：数字平板探测器技术
PCB设计中由小间距QFN封装引入串扰的抑制方法分析
电芯温度采样——NTC选型分析
万用表的使用
背夹电池不可靠 iPhone保护壳更费电
多摄手机的意义在哪
对于做5G，华为是认真的！
虹软ADAS域控解决方案实现低成本高性能L2+级别ADAS功能
4月9日RISC-V嵌入式开发线下交流会，韦东山、笨叔亲临现场！赶快扫码报名吧！
剖析终端缺芯局面下的产业链现状
中寰卫星助力中国头部商用车企业服务海外市场
示波器的带宽与采样率是什么关系
电在在传输过程中的损耗有哪些原因
光伏逆变器方案：MPPT之于光伏电池的作用分析
加速与G.hn标准兼容性 IEEE积极推动P1905.1a标准
台湾精锐APEX行星减速机的使用注意事项