逐次逼近式AD转换器AD7492的性能特点和应用电路分析
1 概述
ad7492是ad公司推出的12位高速、低功耗、逐次逼近式ad转换器。它可在2.7v～5.25v的电压下工作，其数据通过率高达1msps。它内含一个低噪声、宽频带的跟踪/保持放大器，可以处理高达10mhz的宽频信号。
ad7492 很容易与微处理器或dsp接口。输入信号从convst的下降沿开始被采样，转换也从此点启动。忙信号线在转换起始时为高电平，810ns后跳变为低电平以表示转换结束。没有与此过程相关的管线延时。转换结果是借助标准cs和rd信号从一个高速并行接口存取的。
ad7492采用先进的技术来获得高数据通过率下的低功耗。在5v电压下，速度为1msps时，平均电流仅为1.72ma；它还可对可变电压/数据通过率进行管理。在5v供电电压和500ksps数据通过率下的消耗电流为1.24ma。
ad7492具有全部休眠和部分休眠两种模式，采用休眠模式可以在低数据通过率时实现低功力量。在5v电压时，若速度为100ksps，则平均电流为230μa。ad7492的模拟输入范围为0～ref in。另外，该器件内部还可提供2.5v参考电压，同时，该参考也对外部有效。器件的转换速度由内部时钟决定。ad7492的主要特性如下：
●额定电压vdd为2.7v～5.25v；
●高数据通过率：数据通过率为1msps；
●功耗低：在5v电压下，数据通过率为1msps时，功耗一般为8.6mw；
●输入频带宽；100khz输入时，信噪比为70db；
●具有片内+2.5v参考电压；
●具有片内时钟振荡器；
●具有可变电压/数据通过率管理功能，转换时间由内部时钟决定。有部分和全部两种休眠模式，采用休眠模式可在低数据通过率时使效能比达到最大；
●带有高速并行接口；
●具有柔性数字接口。通过设定vdrive引脚可控制i/o引脚上的电压；
●休眠模式的电流一般为50na；
●无管线延时。是一个标准的逐次逼近式ad转换器，可在采样瞬间精确控制，采样瞬间借助于convst的输入和间隔停止转换来控制；
●外围元器件较少，可优化电路板空间；
●采用24引脚soic或tssop封装形式。
2 引脚功能
图1所示为ad7492的功能框图。图2为其引脚排列。各引脚的功能如下：
cs：片选引脚。在cs和rd下降沿之后，系统把转换结果放在数据总线上。由于cs和rd连接在输入端的同一个与门上，因此信号是可以互换的。
rd：读信号输入端。通常连接到逻辑输入端，以读取转换结果。若数据总线总是处于工作状态，则在忙信号线变为低电平之前将新的转换结果送出去，在这种情况下cs和rd可通过硬件方式连至低电平。
convst：启动转换输入信号端。跟踪/保持输入放大器在convst的下降沿处从跟踪状态转换为保持状态，同时启动转换过程。转换建立时间可短至15ns。如果 convst在转换持续期间处于低电平，且在转换结束时仍保持低电平，器件将自动进入休眠状态。休眠状态的类型由ps/fs引脚决定。若器件处于休眠状态，convst的下一个上升沿将唤醒它。唤醒时间一般为1μs。
ps/fs：休眠模式选择端。器件进入休眠状态时，此引脚决定休眠的类型。在部分休眠模式下，内部参考电路和振荡电路不断电，耗电大约200μv。在全部休眠模式下，所有模拟电路均断电，此时器件的功耗可以忽略不计。
busy：忙信号输出端。此引脚的逻辑输出表明器件所处的状态。在convst下降沿之后，忙信号变为高电平并在转换期间保持高电平。一旦转换结束，转换结果存入输出寄存器，忙线复位为低电平。在忙信号下降沿之前，跟踪/保持放大器转为跟踪状态，忙信号变为低电平以开始跟踪。在忙信号变低时，若convst输入仍为低电平，则器件在忙信号上降沿自动进行入休眠状态。
ref our：2.5v±1%参考电压输出。
avdd：模拟电源端。
dvdd：数字电源端，2.7～5.25v。用于给ad7492器件内除输出驱动电路和输入电路外的所有数字电路提供电源。
agnd：模拟地。
dgnd：数字地。
agnd和dgnd理论上应处于同一电位，即使在有瞬变电流时，其差值最大也不可超过0.3v。
vin：模拟输入端。单端模拟输入路线。输入范围为0v～ref in。此引脚为直流高阻抗。
vdrive：输出驱动电路和数字输入电路的供电电源为2.7v～5.25v。此电源电压决定数据输出引脚的高电平电压和数字输入的阈值电压。当数字输入和输出引脚阈值电压为3v时，vdrive允许avdd和dvdd在5v电压下工作（使adc的动态性能最优）。
db0～db11：数字线0～11位。器件的并联数字输出。这是由cs和rd控制的三态输出。它们的输出高电平电压是由vdrive引脚决定的。
3 应用接口电路
图3 为ad7492的一个典型连接图。一旦convst变为低电平，忙信号就变为高电平，在转换结束时，忙信号的下降沿用于激发一个中断服务。由cs和rd线控制并读取12字节。内部2.5v参考电压使ad7492成为0～2.5v的模拟输入、单极性ad转换器。ref out引脚需并联一个不小于100nf的电容器，以使基准电压保持稳定。因为第一闪转换可能会有误差，建议剔除第一次转换结果。这样也可以保证各部分处于正确的转换状态。上电时，不能变动，否则convst的上升沿可能会叫不醒器件。
图3 中，将vdrive引脚与dvdd相连是为了确定逻辑输出的电平值为0或dvdd。加在vdrive的电压可确定输入和输出逻辑信号的电压值。如果 dvdd连接5v电压而vdrive连接3v电压，则对应逻辑0和1的电压为0v和3v。这些特性使得ad7492能以3v的阈值电压使a/d在5v下运行。
如何制作带运动检测器的LED照明灯
基于ECDSA原理的FISCO BCOS交易签名算法解析
让工业设计更智能：通过Sitara AM437x工业用单芯片实现连接、控制与通信
这五款小众软件，最后一个亮了！
TD-LTE芯片：28nm工艺趋成熟
逐次逼近式AD转换器AD7492的性能特点和应用电路分析
5G RF优化整体原则和实例参考分析
如何把握AIoT时代的新机遇，对彩电企业来说显得尤为重要
双面散热汽车IGBT器件热测试评估方式创新
传感器性能和限制
区块链技术正在为保险业带来重大变革
闪电网络应用率对于比特币费率有没有影响
什么是算力网络？如何去定义算力网络呢？
区块链将彻底改变体育产业
2021年新兴的物联网发展趋势
智慧城市的建设分为哪几个阶段
3D打印现在的局限性和现在的发展情况以及未来的作用详细概述
无人机扔灭火弹扑灭森林大火
编码器和解码器的区别是什么，编码器用软件还是硬件好
Bloodhound LSR测试车辆速度惊人，达到了每小时1010公里
ad7492是ad公司推出的12位高速、低功耗、逐次逼近式ad转换器。它可在2.7v～5.25v的电压下工作，其数据通过率高达1msps。它内含一个低噪声、宽频带的跟踪/保持放大器，可以处理高达10mhz的宽频信号。
ad7492 很容易与微处理器或dsp接口。输入信号从convst的下降沿开始被采样，转换也从此点启动。忙信号线在转换起始时为高电平，810ns后跳变为低电平以表示转换结束。没有与此过程相关的管线延时。转换结果是借助标准cs和rd信号从一个高速并行接口存取的。
ad7492采用先进的技术来获得高数据通过率下的低功耗。在5v电压下，速度为1msps时，平均电流仅为1.72ma；它还可对可变电压/数据通过率进行管理。在5v供电电压和500ksps数据通过率下的消耗电流为1.24ma。
ad7492具有全部休眠和部分休眠两种模式，采用休眠模式可以在低数据通过率时实现低功力量。在5v电压时，若速度为100ksps，则平均电流为230μa。ad7492的模拟输入范围为0～ref in。另外，该器件内部还可提供2.5v参考电压，同时，该参考也对外部有效。器件的转换速度由内部时钟决定。ad7492的主要特性如下：
●额定电压vdd为2.7v～5.25v；
●高数据通过率：数据通过率为1msps；
●功耗低：在5v电压下，数据通过率为1msps时，功耗一般为8.6mw；
●输入频带宽；100khz输入时，信噪比为70db；
●具有片内+2.5v参考电压；
●具有片内时钟振荡器；
●具有可变电压/数据通过率管理功能，转换时间由内部时钟决定。有部分和全部两种休眠模式，采用休眠模式可在低数据通过率时使效能比达到最大；
●带有高速并行接口；
●具有柔性数字接口。通过设定vdrive引脚可控制i/o引脚上的电压；
●休眠模式的电流一般为50na；
●无管线延时。是一个标准的逐次逼近式ad转换器，可在采样瞬间精确控制，采样瞬间借助于convst的输入和间隔停止转换来控制；
●外围元器件较少，可优化电路板空间；
●采用24引脚soic或tssop封装形式。
2 引脚功能
图1所示为ad7492的功能框图。图2为其引脚排列。各引脚的功能如下：
cs：片选引脚。在cs和rd下降沿之后，系统把转换结果放在数据总线上。由于cs和rd连接在输入端的同一个与门上，因此信号是可以互换的。
rd：读信号输入端。通常连接到逻辑输入端，以读取转换结果。若数据总线总是处于工作状态，则在忙信号线变为低电平之前将新的转换结果送出去，在这种情况下cs和rd可通过硬件方式连至低电平。
convst：启动转换输入信号端。跟踪/保持输入放大器在convst的下降沿处从跟踪状态转换为保持状态，同时启动转换过程。转换建立时间可短至15ns。如果 convst在转换持续期间处于低电平，且在转换结束时仍保持低电平，器件将自动进入休眠状态。休眠状态的类型由ps/fs引脚决定。若器件处于休眠状态，convst的下一个上升沿将唤醒它。唤醒时间一般为1μs。
ps/fs：休眠模式选择端。器件进入休眠状态时，此引脚决定休眠的类型。在部分休眠模式下，内部参考电路和振荡电路不断电，耗电大约200μv。在全部休眠模式下，所有模拟电路均断电，此时器件的功耗可以忽略不计。
busy：忙信号输出端。此引脚的逻辑输出表明器件所处的状态。在convst下降沿之后，忙信号变为高电平并在转换期间保持高电平。一旦转换结束，转换结果存入输出寄存器，忙线复位为低电平。在忙信号下降沿之前，跟踪/保持放大器转为跟踪状态，忙信号变为低电平以开始跟踪。在忙信号变低时，若convst输入仍为低电平，则器件在忙信号上降沿自动进行入休眠状态。
ref our：2.5v±1%参考电压输出。
avdd：模拟电源端。
dvdd：数字电源端，2.7～5.25v。用于给ad7492器件内除输出驱动电路和输入电路外的所有数字电路提供电源。
agnd：模拟地。
dgnd：数字地。
agnd和dgnd理论上应处于同一电位，即使在有瞬变电流时，其差值最大也不可超过0.3v。
vin：模拟输入端。单端模拟输入路线。输入范围为0v～ref in。此引脚为直流高阻抗。
vdrive：输出驱动电路和数字输入电路的供电电源为2.7v～5.25v。此电源电压决定数据输出引脚的高电平电压和数字输入的阈值电压。当数字输入和输出引脚阈值电压为3v时，vdrive允许avdd和dvdd在5v电压下工作（使adc的动态性能最优）。
db0～db11：数字线0～11位。器件的并联数字输出。这是由cs和rd控制的三态输出。它们的输出高电平电压是由vdrive引脚决定的。
3 应用接口电路
图3 为ad7492的一个典型连接图。一旦convst变为低电平，忙信号就变为高电平，在转换结束时，忙信号的下降沿用于激发一个中断服务。由cs和rd线控制并读取12字节。内部2.5v参考电压使ad7492成为0～2.5v的模拟输入、单极性ad转换器。ref out引脚需并联一个不小于100nf的电容器，以使基准电压保持稳定。因为第一闪转换可能会有误差，建议剔除第一次转换结果。这样也可以保证各部分处于正确的转换状态。上电时，不能变动，否则convst的上升沿可能会叫不醒器件。
图3 中，将vdrive引脚与dvdd相连是为了确定逻辑输出的电平值为0或dvdd。加在vdrive的电压可确定输入和输出逻辑信号的电压值。如果 dvdd连接5v电压而vdrive连接3v电压，则对应逻辑0和1的电压为0v和3v。这些特性使得ad7492能以3v的阈值电压使a/d在5v下运行。
如何制作带运动检测器的LED照明灯
基于ECDSA原理的FISCO BCOS交易签名算法解析
让工业设计更智能：通过Sitara AM437x工业用单芯片实现连接、控制与通信
这五款小众软件，最后一个亮了！
TD-LTE芯片：28nm工艺趋成熟
逐次逼近式AD转换器AD7492的性能特点和应用电路分析
5G RF优化整体原则和实例参考分析
如何把握AIoT时代的新机遇，对彩电企业来说显得尤为重要
双面散热汽车IGBT器件热测试评估方式创新
传感器性能和限制
区块链技术正在为保险业带来重大变革
闪电网络应用率对于比特币费率有没有影响
什么是算力网络？如何去定义算力网络呢？
区块链将彻底改变体育产业
2021年新兴的物联网发展趋势
智慧城市的建设分为哪几个阶段
3D打印现在的局限性和现在的发展情况以及未来的作用详细概述
无人机扔灭火弹扑灭森林大火
编码器和解码器的区别是什么，编码器用软件还是硬件好
Bloodhound LSR测试车辆速度惊人，达到了每小时1010公里