基于ISP的导弹测试系统接口电路设计?
【摘 要】 介绍了在vxi总线仪器构成的导弹测试系统中，利用isp器件使接口电路设计简化，并用vhdl语言实现了isp器件的内部逻辑，给出了设计的方法及部分vhdl源代码。
关键词：isp器件，接口电路，vhdl，vxi总线
1 引 言
随着电子技术的飞速发展，isp（in－systemprogrammability）的出现代表着新一代pld的方向，它消除了传统pld的某些限制和弊病，提高了器件及板级的可测试性和系统的可靠性，提供了现场系统重构或现场系统用户化的可能性，使遥控现场升级及维护成为可能。基于此，采用isp器件设计vxi接口电路是比较理想的选择。在本电路中我们选用了lattice公司的isplsi1032。isplsi1032的结构主要包括：
（1）全局布线区（globalrouting pool）。该区位于芯片中央，它将所有片内逻辑联系在一起，它的各输入、输出之间的延迟是恒定和可预知的。
（2）万能逻辑模块（generic logic block，glb）。万能逻辑模块是该器件的基本逻辑单元，它由逻辑阵列、乘积项共享阵列、输出逻辑宏单元和控制逻辑组成。乘积项共享阵列将乘积项分配给或门，通过一个可编程的与／或／异或阵列的输出来控制该单元中的触发器，使乘积项共享比较灵活。每个输出逻辑宏单元有专用的触发器，每个触发器与其它可组态电路的连接类似gal（generic array logic）的olmc（output logic macro cell），可以被组态为组合输出或寄存器输出。
（3）输出布线区（output routing pool）。输出布线区是介于glb（generic logic block）和ioc（input output cell）之间的可编程互连阵列，通过对该区的编程可以将任一个glb输出灵活地送到i／o的某一个端口。
（4）输入输出单元（inputoutputcell）。该区引导输入、输出或双向信号与具体的i／o引脚相连接，形成输入、输出、三态输出的i／o口。
（5）巨块（megblock）。巨块是glb及其对应的orp（output routing pool）、ioc的总称。isplsi1032中有两个巨块，分布在全局布线区的两侧。每个巨块包含glb、i／o口和专用输入端，专用输入端不经锁存器，直接输入在软件分配下供本巨块内的glb使用。
外部信号通过i／o单元引导全局布线区，以完成任意i／o端到任意glb的互连、任意glb间互连以及各输入i／o信号到输出布线区的连接。器件的所有功能均可由一个glb或多个glb级联完成。
2 测试系统对接口电路的功能要求
接口电路是vxi系统资源到被测对象的信号通路，其作用在于控制信号的分配、转接和调理。主要功能包括：连接来自vxi模块的信号送往被测对象的电缆；部分vxi资源直接输出的通路转换和选择；对部分信号的预处理。3 vxi接口电路对isp器件的要求vxi接口电路要求接口芯片严格遵守vxi总线的电子技术规范以及电磁兼容性规范等。它对isp器件有以下具体要求：
（1）专用输入和i／o引脚能够监测并防止低于－1．5v电压的出现。
（2）每个i／o单元可独立编程为组合输入、寄存器输入、锁存输入、输出或带有三态控制的双向i／o引脚。
（3）接收逻辑高电平门限在2．0v以上，低电平门限在0．8v以下。
lattice公司的isplsi1032器件是当今世界上速度较快、密度范围较广的器件，它的系统速度可达180mhz，可以相当于43750个pld门。它具有最大的灵活性，硬件可以重新组态。它完全符合vxi总线的规范，可以满足vxi对接口器件的要求。
4 vxi接口电路的硬件连接
本文设计的接口电路原理如图1所示。
在本电路中，isplsi1032主要完成地址译码、数据锁存及读写控制。逻辑地址选择通过8位的拨码开关来完成。图中标明的a／d、d／a、数字i／o信号分别通过信号分配电路与相应的vxi模块相连。图中数据线和地址线使用了工控机的数字i／o。来自导弹的不同组合的被测信号中数字信号、模拟信号以及所需d／a通道数各不相同，继电器实现了a／d、d／a和数字通道的转换。继电器驱动电路采用了mc1413，该芯片集成了继电器所需的所有外围电路。由于部分信号超出了a／d模块所能承受的最大电压（±19v），所以，对图中部分a／d通道进行四分之一分压，并且有部分信号较小，我们把a／d中的部分通道接入程控放大器，通过isplsi1032内部构造的寄存器对其放大倍数进行控制。需要放大或衰减的信号分别接入上述通道。
5 vxi接口电路的设计流程
设计vxi接口电路的流程如图2所示。
下面对各步进行简单的说明：
（1）行为分析。对设计要求进行分析，明确设计系统所需完成的逻辑功能及其性能指标，画出系统简易框图，标明输入信号、输出信号及其必要的指标要求。
（2）结构设计。对系统需求进行仔细分析，确定优化方案，画出系统流程图，给出用硬件描述语言描述的系统算法，必要时给出系统的时序图。
（3）逻辑设计。对系统的逻辑功能进行分析，求出控制算法或逻辑表达式，用软件工具进行编译仿真验证其功能，并生成下载文件。
（4）硬件实现。在上述设计基础之上，选择具体的集成电路，用硬件实现电路，其中包括印制电路板的制作、元器件的焊接以及最终硬件的测试和调试。
（5）文件下载。将在步骤（3）中生成的下载文件下载至isp器件。
6 vhdl（vhsic hardware descriptionlanguage）实现器件内部逻辑的方法步骤
设计中，我们使用ispdesign expert软件，它包含了lattice的编译器、顶层项目管理器、设计输入编辑器，同时还包括lattice门级功能和实时仿真器，能够对原理图、vhdl或abel－hdl语言进行仿真。采用自上而下的设计方法，其步骤如下：
（1）行为描述。对整个系统的数学模型进行描述并进行仿真以发现设计中存在的问题，看系统结构及其工作过程是否能达到系统的设计要求。
（2）rtl（resistor transistor logic）方式描述。这一层次称为寄存器传输描述（又称数据流描述）。在行为描述的基础上进一步抽象，导出系统的逻辑表达式。
（3）逻辑综合。这一阶段利用逻辑综合工具，将rtl描述的程序转换成用基本逻辑元件表示的文件（门级网络表）。
在此过程中要进行三级仿真，即行为层次仿真、rtl层次仿真和门级层次仿真，这三级仿真贯穿系统硬件设计的全过程，以便在系统设计早期发现问题，缩短设计周期，节省人力、物力。
这里限于篇幅只给出本电路中控制其中三个继电器的vhdl源代码。
电路中每个继电器的状态由控制端口的两个状态控制，当状态符合条件时继电器的状态发生跳变，并保持此状态到下次跳变为止。由于block语句是并行执行，所以在程序中没有采用process语句。
参考文献
1 郭勇，肖明清，薛刚．vxi接口控制器的设计与实现．计算机自动测量与控制，2001（4）
2 侯伯亨，顾新．vhdl硬件描述语言与数字逻辑电路设计．西安：西安电子科技大学出版社，1997
3 赵不贿．在系统可编程器件与开发技术．北京：机械工业出版社，2001，6
4 黄正瑾．在系统编程技术及其应用．南京：东南大学出版社，1997，8
电路板维修的一般顺序有哪些？
电动调节阀的电路图
自动进样器的常见故障及解决办法
锂离子将成为全球最主要的充电电池技术
电厂热工仪表常见故障及应对方法
基于ISP的导弹测试系统接口电路设计?
单芯片3路CC管理VR转接器解决方案
USB的各种接口与数据线图解说明
智能点阵电子显示屏控制系统
什么是移动电话语音信箱
声发射源多传感器数据融合识别技术
调用sleep时操作系统中发生什么了
基于C8051F020单片机和SJA1000控制器实现深海测控系统的设计
2021年智慧城市新技术应用预测
为什么结构化布线市场将迎来快速增长
祝贺第十八届中国国际社会公共安全博览会顺利落幕
是德科技推出首款用于示波器的CXPI 触发与解码选件
截止2019年12月份我国Win7用户超过57%
CPU内存或GPU内存进行分组方式实战
RS Components和Allied Electronics荣获卓越全球分销商大奖
关键词：isp器件，接口电路，vhdl，vxi总线
1 引 言
随着电子技术的飞速发展，isp（in－systemprogrammability）的出现代表着新一代pld的方向，它消除了传统pld的某些限制和弊病，提高了器件及板级的可测试性和系统的可靠性，提供了现场系统重构或现场系统用户化的可能性，使遥控现场升级及维护成为可能。基于此，采用isp器件设计vxi接口电路是比较理想的选择。在本电路中我们选用了lattice公司的isplsi1032。isplsi1032的结构主要包括：
（1）全局布线区（globalrouting pool）。该区位于芯片中央，它将所有片内逻辑联系在一起，它的各输入、输出之间的延迟是恒定和可预知的。
（2）万能逻辑模块（generic logic block，glb）。万能逻辑模块是该器件的基本逻辑单元，它由逻辑阵列、乘积项共享阵列、输出逻辑宏单元和控制逻辑组成。乘积项共享阵列将乘积项分配给或门，通过一个可编程的与／或／异或阵列的输出来控制该单元中的触发器，使乘积项共享比较灵活。每个输出逻辑宏单元有专用的触发器，每个触发器与其它可组态电路的连接类似gal（generic array logic）的olmc（output logic macro cell），可以被组态为组合输出或寄存器输出。
（3）输出布线区（output routing pool）。输出布线区是介于glb（generic logic block）和ioc（input output cell）之间的可编程互连阵列，通过对该区的编程可以将任一个glb输出灵活地送到i／o的某一个端口。
（4）输入输出单元（inputoutputcell）。该区引导输入、输出或双向信号与具体的i／o引脚相连接，形成输入、输出、三态输出的i／o口。
（5）巨块（megblock）。巨块是glb及其对应的orp（output routing pool）、ioc的总称。isplsi1032中有两个巨块，分布在全局布线区的两侧。每个巨块包含glb、i／o口和专用输入端，专用输入端不经锁存器，直接输入在软件分配下供本巨块内的glb使用。
外部信号通过i／o单元引导全局布线区，以完成任意i／o端到任意glb的互连、任意glb间互连以及各输入i／o信号到输出布线区的连接。器件的所有功能均可由一个glb或多个glb级联完成。
2 测试系统对接口电路的功能要求
接口电路是vxi系统资源到被测对象的信号通路，其作用在于控制信号的分配、转接和调理。主要功能包括：连接来自vxi模块的信号送往被测对象的电缆；部分vxi资源直接输出的通路转换和选择；对部分信号的预处理。3 vxi接口电路对isp器件的要求vxi接口电路要求接口芯片严格遵守vxi总线的电子技术规范以及电磁兼容性规范等。它对isp器件有以下具体要求：
（1）专用输入和i／o引脚能够监测并防止低于－1．5v电压的出现。
（2）每个i／o单元可独立编程为组合输入、寄存器输入、锁存输入、输出或带有三态控制的双向i／o引脚。
（3）接收逻辑高电平门限在2．0v以上，低电平门限在0．8v以下。
lattice公司的isplsi1032器件是当今世界上速度较快、密度范围较广的器件，它的系统速度可达180mhz，可以相当于43750个pld门。它具有最大的灵活性，硬件可以重新组态。它完全符合vxi总线的规范，可以满足vxi对接口器件的要求。
4 vxi接口电路的硬件连接
本文设计的接口电路原理如图1所示。
在本电路中，isplsi1032主要完成地址译码、数据锁存及读写控制。逻辑地址选择通过8位的拨码开关来完成。图中标明的a／d、d／a、数字i／o信号分别通过信号分配电路与相应的vxi模块相连。图中数据线和地址线使用了工控机的数字i／o。来自导弹的不同组合的被测信号中数字信号、模拟信号以及所需d／a通道数各不相同，继电器实现了a／d、d／a和数字通道的转换。继电器驱动电路采用了mc1413，该芯片集成了继电器所需的所有外围电路。由于部分信号超出了a／d模块所能承受的最大电压（±19v），所以，对图中部分a／d通道进行四分之一分压，并且有部分信号较小，我们把a／d中的部分通道接入程控放大器，通过isplsi1032内部构造的寄存器对其放大倍数进行控制。需要放大或衰减的信号分别接入上述通道。
5 vxi接口电路的设计流程
设计vxi接口电路的流程如图2所示。
下面对各步进行简单的说明：
（1）行为分析。对设计要求进行分析，明确设计系统所需完成的逻辑功能及其性能指标，画出系统简易框图，标明输入信号、输出信号及其必要的指标要求。
（2）结构设计。对系统需求进行仔细分析，确定优化方案，画出系统流程图，给出用硬件描述语言描述的系统算法，必要时给出系统的时序图。
（3）逻辑设计。对系统的逻辑功能进行分析，求出控制算法或逻辑表达式，用软件工具进行编译仿真验证其功能，并生成下载文件。
（4）硬件实现。在上述设计基础之上，选择具体的集成电路，用硬件实现电路，其中包括印制电路板的制作、元器件的焊接以及最终硬件的测试和调试。
（5）文件下载。将在步骤（3）中生成的下载文件下载至isp器件。
6 vhdl（vhsic hardware descriptionlanguage）实现器件内部逻辑的方法步骤
设计中，我们使用ispdesign expert软件，它包含了lattice的编译器、顶层项目管理器、设计输入编辑器，同时还包括lattice门级功能和实时仿真器，能够对原理图、vhdl或abel－hdl语言进行仿真。采用自上而下的设计方法，其步骤如下：
（1）行为描述。对整个系统的数学模型进行描述并进行仿真以发现设计中存在的问题，看系统结构及其工作过程是否能达到系统的设计要求。
（2）rtl（resistor transistor logic）方式描述。这一层次称为寄存器传输描述（又称数据流描述）。在行为描述的基础上进一步抽象，导出系统的逻辑表达式。
（3）逻辑综合。这一阶段利用逻辑综合工具，将rtl描述的程序转换成用基本逻辑元件表示的文件（门级网络表）。
在此过程中要进行三级仿真，即行为层次仿真、rtl层次仿真和门级层次仿真，这三级仿真贯穿系统硬件设计的全过程，以便在系统设计早期发现问题，缩短设计周期，节省人力、物力。
这里限于篇幅只给出本电路中控制其中三个继电器的vhdl源代码。
电路中每个继电器的状态由控制端口的两个状态控制，当状态符合条件时继电器的状态发生跳变，并保持此状态到下次跳变为止。由于block语句是并行执行，所以在程序中没有采用process语句。
参考文献
1 郭勇，肖明清，薛刚．vxi接口控制器的设计与实现．计算机自动测量与控制，2001（4）
2 侯伯亨，顾新．vhdl硬件描述语言与数字逻辑电路设计．西安：西安电子科技大学出版社，1997
3 赵不贿．在系统可编程器件与开发技术．北京：机械工业出版社，2001，6
4 黄正瑾．在系统编程技术及其应用．南京：东南大学出版社，1997，8
电路板维修的一般顺序有哪些？
电动调节阀的电路图
自动进样器的常见故障及解决办法
锂离子将成为全球最主要的充电电池技术
电厂热工仪表常见故障及应对方法
基于ISP的导弹测试系统接口电路设计?
单芯片3路CC管理VR转接器解决方案
USB的各种接口与数据线图解说明
智能点阵电子显示屏控制系统
什么是移动电话语音信箱
声发射源多传感器数据融合识别技术
调用sleep时操作系统中发生什么了
基于C8051F020单片机和SJA1000控制器实现深海测控系统的设计
2021年智慧城市新技术应用预测
为什么结构化布线市场将迎来快速增长
祝贺第十八届中国国际社会公共安全博览会顺利落幕
是德科技推出首款用于示波器的CXPI 触发与解码选件
截止2019年12月份我国Win7用户超过57%
CPU内存或GPU内存进行分组方式实战
RS Components和Allied Electronics荣获卓越全球分销商大奖