设计一个1位的二选一多路选择器及其VHDL描述
二选一多路选择器真值表
二选一多路选择器逻辑表达式为：
根据逻辑表达式所列真值表如下图所示
1位二选一多路选择器及其vhdl描述 实验步骤： 1、新建一个文件夹，打开quartus2软件，选择fle-》new菜单，在弹出的new对话框中选择device desgin file 页的原理图文件编辑器输入项vhdl file，按确定键打开vhdl 编辑器窗口;
2、在vhdl 编辑器窗口输入2选1多路选择器的vhdl 描述;
entitymux21ais
port（ab:in bit：
s:inbit：
y ：out bit）：end enity mux2 1a：
architecture one of mux21a is
beg in
y《=awhen s=‘0“else b:endarchitecture one;或者：
entitymux21a is
port（ab:in bit：
s:inbit：
y:out bit）;end entitymux2 1a;
architecture one of mux2 1a is
beg in
y《=a when s=”o“else b;endarchitecture one;
3、打开波形编辑器，分别运行2 选1多路选择器，观察他们的输出波形：
4、调出vhdl 描述产生的2 选1多路选择器的原理图。点击tools-》nelist
viewers-》rtlviewers，即调出vhdl描述产生的2 选1多路选择器的ril 电路图，如下所示
实验小结： 经过本次试验初步了解了quartus2 软件的使用，及vhdl 表达和设计电路的方法。
1位的二选一多路选择器的逻辑表达式实现 设计来源
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// company：
// engineer：
//
// create date： 2018/03/17 08:26:28
// design name：
// module name： distwo2oneselector
// project name：
// target devices：
// tool versions：
// description：
//
// dependencies：
//
// revision：
// revision 0.01 - file created
// additional comments：
//
//////////////////////////////////////////////////////////////////////////////////
module distwo2oneselector（
input sl，
input a，
input b，
output out
）;
reg out;
always @（sl or a or b）
begin
// “？ ：”表达式的返回值必须赋给一个变量。
out=sl？b:a;
end
endmodule
模拟源
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// company：
// engineer：
//
// create date： 2018/03/17 08:45:19
// design name：
// module name： simtwo2oneselector
// project name：
// target devices：
// tool versions：
// description：
//
// dependencies：
//
// revision：
// revision 0.01 - file created
// additional comments：
//
//////////////////////////////////////////////////////////////////////////////////
module simtwo2oneselector（
）;
reg sima，simb，simsl;
wire simout;
initial
begin
simsl=0;
sima=0;
simb=0;
// 在激励程序运行的瞬间，“simsl=0;sima=0;simb=0;”语句已经执行完了。
// 在0-10个时间单位，激励程序的状态保持不变。
#10
simsl=0;
sima=1;
simb=0;
#10
simsl=1;
sima=0;
simb=0;
#10
simsl=1;
sima=0;
simb=1;
end
// 设计文件模块名 对象名 （。设计文件模块中的类中的参数（激励文件模块中的类中的参数））
distwo2oneselector objtwo2oneselector（.a（sima），.b（simb），.sl（simsl），.out（simout））;
endmodule
AutoX获数千万美元融资,携手东风大规模量产前装 L4 级无人驾驶车型
鸿利智汇携高可靠性整车LED光源和照明方案亮相ALE车灯展
光纤传感器在测量技术中的应用简介
未来传感器产业发展的方向
WMS是什么？
设计一个1位的二选一多路选择器及其VHDL描述
简易晶振测试
海南商业航天发射场一号发射工位今日竣工
数字集群PH790对讲机功能介绍
苹果两天市值蒸发1900亿美元
瑞斯康达RC201光纤收发器修维
只需一句话，在北鲲云上diffuse出一幅画
运用三极管温度特性，做个温度报警器
基于DSP的高分辨SAR多普勒调频率的估算
独立分量分析在心电信号处理中的应用
华为入局智能汽车,定位Tier1 对标博世
SDNLAB技术分享：Neutron的基本原理与代码实现
IS（2ND）自动化三维扫描尺寸测量设备自动化质量控制系统
什么是单模光纤？什么是多模光纤？
一个深度学习模型能完成几项NLP任务？
根据逻辑表达式所列真值表如下图所示
1位二选一多路选择器及其vhdl描述 实验步骤： 1、新建一个文件夹，打开quartus2软件，选择fle-》new菜单，在弹出的new对话框中选择device desgin file 页的原理图文件编辑器输入项vhdl file，按确定键打开vhdl 编辑器窗口;
2、在vhdl 编辑器窗口输入2选1多路选择器的vhdl 描述;
entitymux21ais
port（ab:in bit：
s:inbit：
y ：out bit）：end enity mux2 1a：
architecture one of mux21a is
beg in
y《=awhen s=‘0“else b:endarchitecture one;或者：
entitymux21a is
port（ab:in bit：
s:inbit：
y:out bit）;end entitymux2 1a;
architecture one of mux2 1a is
beg in
y《=a when s=”o“else b;endarchitecture one;
3、打开波形编辑器，分别运行2 选1多路选择器，观察他们的输出波形：
4、调出vhdl 描述产生的2 选1多路选择器的原理图。点击tools-》nelist
viewers-》rtlviewers，即调出vhdl描述产生的2 选1多路选择器的ril 电路图，如下所示
实验小结： 经过本次试验初步了解了quartus2 软件的使用，及vhdl 表达和设计电路的方法。
1位的二选一多路选择器的逻辑表达式实现 设计来源
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// company：
// engineer：
//
// create date： 2018/03/17 08:26:28
// design name：
// module name： distwo2oneselector
// project name：
// target devices：
// tool versions：
// description：
//
// dependencies：
//
// revision：
// revision 0.01 - file created
// additional comments：
//
//////////////////////////////////////////////////////////////////////////////////
module distwo2oneselector（
input sl，
input a，
input b，
output out
）;
reg out;
always @（sl or a or b）
begin
// “？ ：”表达式的返回值必须赋给一个变量。
out=sl？b:a;
end
endmodule
模拟源
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// company：
// engineer：
//
// create date： 2018/03/17 08:45:19
// design name：
// module name： simtwo2oneselector
// project name：
// target devices：
// tool versions：
// description：
//
// dependencies：
//
// revision：
// revision 0.01 - file created
// additional comments：
//
//////////////////////////////////////////////////////////////////////////////////
module simtwo2oneselector（
）;
reg sima，simb，simsl;
wire simout;
initial
begin
simsl=0;
sima=0;
simb=0;
// 在激励程序运行的瞬间，“simsl=0;sima=0;simb=0;”语句已经执行完了。
// 在0-10个时间单位，激励程序的状态保持不变。
#10
simsl=0;
sima=1;
simb=0;
#10
simsl=1;
sima=0;
simb=0;
#10
simsl=1;
sima=0;
simb=1;
end
// 设计文件模块名 对象名 （。设计文件模块中的类中的参数（激励文件模块中的类中的参数））
distwo2oneselector objtwo2oneselector（.a（sima），.b（simb），.sl（simsl），.out（simout））;
endmodule
AutoX获数千万美元融资,携手东风大规模量产前装 L4 级无人驾驶车型
鸿利智汇携高可靠性整车LED光源和照明方案亮相ALE车灯展
光纤传感器在测量技术中的应用简介
未来传感器产业发展的方向
WMS是什么？
设计一个1位的二选一多路选择器及其VHDL描述
简易晶振测试
海南商业航天发射场一号发射工位今日竣工
数字集群PH790对讲机功能介绍
苹果两天市值蒸发1900亿美元
瑞斯康达RC201光纤收发器修维
只需一句话，在北鲲云上diffuse出一幅画
运用三极管温度特性，做个温度报警器
基于DSP的高分辨SAR多普勒调频率的估算
独立分量分析在心电信号处理中的应用
华为入局智能汽车,定位Tier1 对标博世
SDNLAB技术分享：Neutron的基本原理与代码实现
IS（2ND）自动化三维扫描尺寸测量设备自动化质量控制系统
什么是单模光纤？什么是多模光纤？
一个深度学习模型能完成几项NLP任务？