周期约束理论
首先来看什么是时序约束,泛泛来说,就是我们告诉软件(vivado、ise等)从哪个pin输入信号,输入信号要延迟多长时间,时钟周期是多少,让软件par(place and route)后的电路能够满足我们的要求。因此如果我们不加时序约束,软件是无法得知我们的时钟周期是多少,par后的结果是不会提示时序警告的。
周期约束就是告诉软件我们的时钟周期是多少,让它par后要保证在这样的时钟周期内时序不违规。大多数的约束都是周期约束,因为时序约束约的最多是时钟。
在讲具体的时序约束前,我们先介绍两个概念,在下面的讲解中,会多次用到:
• 发起端/发起寄存器/发起时钟/发起沿:指的是产生数据的源端
• 接收端/接收寄存器/捕获时钟/捕获沿:指的是接收数据的目的端
建立/保持时间
讲时序约束,这两个概念要首先介绍,因为我们做时序约束其实就是为了满足建立/保持时间。
对于dff的输入而言,
• 在clk上升沿到来之前,数据提前一个最小时间量“预先准备好”,这个最小时间量就是建立时间;
• 在clk上升沿来之后,数据必须保持一个最小时间量“不能变化”,这个最小时间量就是保持时间。
建立和保持时间是由器件特性决定了,当我们决定了使用哪个fpga,就意味着建立和保持时间也就确定了。xilinx fpga的setup time基本都在0.04ns的量级,hold time基本在0.2ns的量级,不同器件会有所差异,具体可以查对应器件的dc and ac switching characteristics,下图列出k7系列的建立保持时间。
阿里内部进行了一次重大的架构调整,云和AI上升到无比重要的位置
关于Nanoskim软件器件掺杂的总体介绍
EMI/EMC原理与应对详解(一)
定时器开关该如何设置时间
欧姆龙HeartGuide:实时监测用户血压
FPGA时序约束的建立和保持时间方法
华为携手奥看科技推出行业首个低码智能视频使能平台
新一代iPhone X必然会推出新的配色,iPhone 8、8 Plus上的那种金色如何?
2019年十大物联网趋势和预测
光伏防孤岛保护装置的作用_光伏防孤岛保护装置的功能
18W胆场输出甲类功放电路的制作方法
基于FPGA器件和VHDL语言的三态电路应用实现方法
AR硬件中的常见五种跟踪器
目前较为主流的手势检测方案简要分析
区块链技术让医疗服务变得更透明、更可信
用诊断仪检测86-030G-R压力传感器好坏
如何涂抹cpu散热膏
创通联达深耕XR赛道 以领先技术赋能产业发展
电动牙刷真的有危害吗?
2182A双通道纳伏表的应用特点和优势