PXI Express平台的串流架构介绍以及其优势
1. 概述
对于许多应用，如rf记录和回放，电子设备验证和高通道数数据采集都会产生大量的数据。 传统上，示波器、逻辑分析仪和任意波形发生器等台式仪器系统只能实现有限的数据串流。 随着仪器的不断演进，仪器可能具有令人难以置信的快速采样率和高信号带宽，但是仪器与pc之间负责向用户返回数据以便进行处理或存储的连接总线却往往是个瓶颈。 数据通信总线的吞吐量可直接影响仪器带宽接入，进而影响整体测试和测量时间。
随着基于pc的测量硬件不断采用更高性能的数据总线，这些硬件不仅可以更有效地解决现有应用需求，而且还可解决以前无法满足新的应用需求。 pci express到pxi express总线的演进进一步提高了数据传输速率。 从仪器经由控制器到达硬盘的数据串流将仪器的可用内存从百兆字节提高到千兆字节。 利用高带宽pxi express总线架构，数据能够以足够高的速率实现硬盘，以支持高端仪器。 现在，随着读/写速度和存储容量的提高，数据流可在比以往更长的测试时间周期内实现更快速的采样率。
2. 典型的串流架构 典型串流架构的主要目标是为了通过仪器高速来回传输数据以便连续生成或采集信号。 执行信号生成任务时，上位机会从内存获取数据，然后通过通信总线传输至仪器。 接着仪器会根据这些数据生成物理信号。 信号采集任务则是反向实现：仪器生成的数据通过总线传输至上位机，最后存储在内存中。 取决于基本组件与总线接口所搭载的技术，很多元件都会给系统带来吞吐量瓶颈，进而降低串流速率。
图1.评估每个系统接口，以便实现最高串流性能来满足应用需求，例如存储和回放已记录的rf数据。
3. 串流架构的发展 pxi-1标准采用外设部件互连标准(peripheral component interconnect, pci)总线来实现机箱内的pxi模块与pxi控制器的数据交换。 pci是一种平行总线，其中最常见的是32位位宽*33 mhz频率。 pxi模块所采集的数据会通过pci总线、i/o控制器与内部总线，从板载设备内存传送至系统内存(ram)。 接着再通过内部总线从系统内存传输至硬盘。 pxi模块所产生的数据则会以相反的方向传输。
图2.pci系统的数据流架构，位于pxi嵌入式控制器和机箱之间。
根据规范，理论上pci总线的最大带宽为132 mb/s，可转换为110 mb/s的实际持续吞吐量。 由于所有的pci设备仅通过一条链路与主机控制器进行数据通信，因此所有设备都会共享110 mb/s的实际带宽。 因此就pxi系统而言，pxi机箱内的所有模块都会共用pci总线带宽。 随着pxi仪器的性能不断提高，应用也随之不断演变，而且模块与控制器之间需要传输的数据量也将持续增加。 对于这些应用，pci总线的吞吐量将很快就不够用。
作为pci总线的进化版，pci express保留与pci的软件兼容性，并将并行总线替换为高速(2.5 gb/s)串行总线。它借助称为“巷道(lane)”的差分信号线对发送数据，使各条巷道在各个方向上具有250 mb/s的带宽。 多条巷道可组合在一起形成x1（乘一）、x4、x8、x16等典型链路带宽。 x16 gen1链路可提供4 gb/s的单向带宽。 而且，pci express设备不像pci那样与总线上的所有设备共享带宽，而是具有专用带宽。 因此可使用更多的pxi模块持续在嵌入式控制器来回传输数据。
图3：链路根据组合中的通道数量进行定义，并且标示为“xn”，n代表巷道数量。 例如，pci express gen1巷道支持250 mb/s的速率，而pci express gen2巷道则可支持500 mb/s的速率。
pxi express机箱可容纳pxi或pxi express模块，因此可轻松适应不同的应用。 但由于仪器功能越来越丰富，总线技术也越来越精进，因此随着pci express 2.0规范(也称为pci express gen2)的推出，pci总线可提供更高的带宽。 pci express gen2总线的比特率增加了一倍，从2.5 gt/s提高到5.0 gt/s，因而提供了两倍于pci express gen1的数据传输速率，同时保留与pci express gen1的完整软硬件向后兼容性。 pxi express也在不断地利用最先进的pci express技术进步。
例如，ni pxie-8133嵌入式控制器采用了pci express 2.0，提供了4组x4 gen 2 pci express链路来连接pxi机箱背板。 pxie-8133嵌入式控制器的系统总带宽高达6.4 gb/s，相较于采用pci express gen1链路的前一代嵌入式控制器，足足提高了一倍。
图4.利用pci express gen2，用户可同时串流更大量的i/o通道，进而构建更大型、更复杂的数据记录/回放应用。
pxie-8133嵌入式控制器连接着处理器与板载pcie开关之间的x16 gen2链路， 板载pcie开关提供了4组x4 pcie链路，连接至带宽为6.4 gb/s的pxie-1075机箱。 pxie-8133的内存控制器搭载最先进的处理器技术，可连接ddr3 1333 mhz dram的两个通道，并且提供8 gb/s的总内存吞吐量。强大的pcie gen2技术与高内存容量均提高了系统总带宽。 通过这一配置，pxie-8133搭配pxie-1075机箱即可充分利用机箱带宽，实现6.4 gb/s的系统总带宽。基于这一架构，机箱与嵌入式控制器的组合现在可匹配相应的机箱带宽容量，并且随着机箱设计的演变，将可实现更高的数据吞吐量。
4. 点对点串流架构 有些高吞吐量应用对于通信延迟和数据带宽容量有严苛的要求， 对于这类应用，利用最新的p2p串流技术是不错的选择。 ni p2p串流技术采用pci express，可直接在多个仪器之间点对点传输数据，不需经过主处理器或内存。 因此系统中的设备无需额外占用系统资源即可共享信息。
图5. 使用p2p技术，数据包无需再经过系统主控制器内存，这样设备之间便可确定地传输数据。
5. 优化串流架构 一般来说，对于需要高速数据串流的应用，必须从整体上审视整个数据传输架构，包括模块、背板以及控制器，这样才能全面了解平台的性能。 在以前的串流架构选项中，ni pxi express嵌入式控制器内置的pci express链路提供足够的带宽来尽可能多地传输来自机箱的数据。 在评估其他厂商的设计方案时，厂商的某些选择可能会影响系统的整体带宽容量。
图6. 评估嵌入式控制器与机箱选项时，需要考虑架构设计选项，以尽可能避免系统瓶颈。
以图7为例，其他厂商的pxi express嵌入式控制器在cpu与板载pcie开关之间采用了pci express x8 gen1链路，因此限制了机箱与处理器之间的带宽。 虽然其余系统部分可处理高达8 gb/s的串流需求，但是所选用的嵌入式控制器架构仍会导致系统总带宽仅限于2.0 gb/s。因此在设计串流系统时，必须确保系统元件之间能彼此配合，以实现各自的带宽规范级别。
相较之下，ni最新的pxi express平台产品、机箱、嵌入式控制器都已针对这些高吞吐量应用进行了优化。 pxie-1085采用最新的pci express gen3技术，并与搭载intel xeon八核心处理器的pxie-8880配合使用。 ni pxie-1085的插槽均为混合插槽，以便支持pxi 或pxi express模块。 总之，这款机箱可为测试/测量应用提供出色的性能和灵活性。
图7. pxi express系统利用pc总线的技术优势来持续提高数据带宽容量，进而满足最新的测试应用需求。
pxie-8880嵌入式控制器通过x16 和x8 pcie gen 3 链路连接至带宽为25.6 gb/s的pxie-1085机箱。 pxie-8880内存控制器采用最先进的处理器技术，可连接至ddr4 1866 mhz dram的三个通道，提供了高达30 gb/s的总内存吞吐量。强大的pcie gen2技术与高内存容量使得系统总带宽比上一代产品提高了一倍，而相比其他厂商的产品则高出三倍之多。 这些pxi express平台产品集成于单个机箱之中，能够以最大速率实现更高性能的仪器串流。
6. 结论 应用的串流性能取决于系统的多个因素。 评估串流架构的每个链路对于获得最大整体系统吞吐量至关重要。 利用最新的pxi express技术优势，系统的带宽最高可达到25.6 gb/s。高带宽容量结合机箱的灵活性可支持多种pxi或pxi express模块，满足各种应用的需求，同时也可适应未来不断演变的仪器。
电流探头的使用方法及应用形式
莫名其妙的噪声都是怎么来的？
韩媒：美国可能禁止DUV设备出口中国
盘点2017年最新传感技术和应用领域
三菱PLC编程软件快捷键有哪些
PXI Express平台的串流架构介绍以及其优势
物联网如何让MEMS传感器技术大放异彩
购物新时尚RFID自助结账
程控电源原理_程控电源的用途浅谈
基于WiFi模块的智能门锁控制方案
轻奢风格的三星w2017，处处流露着尊贵的气息！
机器人技术融合了哪几种前沿技术的生态综合体？
传统电视与互联网电视趋近融合，互联网电视厂商该如何破局？
MiniLED助力LCD与小间距LED升级,终端需求将带动行业快速发展
dfrobotBeetle控制器简介
颜色传感器的工作原理/功能/应用
研究团队发现石墨烯分散体的简易制作方法 未来有望推广到工业生产
法国政府启动1亿欧元快速充电桩计划
美光业务分析和展望：将持续推进DRAM和NAND Flash技术发展
英国PEM罗氏线圈产品特点介绍
随着基于pc的测量硬件不断采用更高性能的数据总线，这些硬件不仅可以更有效地解决现有应用需求，而且还可解决以前无法满足新的应用需求。 pci express到pxi express总线的演进进一步提高了数据传输速率。 从仪器经由控制器到达硬盘的数据串流将仪器的可用内存从百兆字节提高到千兆字节。 利用高带宽pxi express总线架构，数据能够以足够高的速率实现硬盘，以支持高端仪器。 现在，随着读/写速度和存储容量的提高，数据流可在比以往更长的测试时间周期内实现更快速的采样率。
2. 典型的串流架构 典型串流架构的主要目标是为了通过仪器高速来回传输数据以便连续生成或采集信号。 执行信号生成任务时，上位机会从内存获取数据，然后通过通信总线传输至仪器。 接着仪器会根据这些数据生成物理信号。 信号采集任务则是反向实现：仪器生成的数据通过总线传输至上位机，最后存储在内存中。 取决于基本组件与总线接口所搭载的技术，很多元件都会给系统带来吞吐量瓶颈，进而降低串流速率。
图1.评估每个系统接口，以便实现最高串流性能来满足应用需求，例如存储和回放已记录的rf数据。
3. 串流架构的发展 pxi-1标准采用外设部件互连标准(peripheral component interconnect, pci)总线来实现机箱内的pxi模块与pxi控制器的数据交换。 pci是一种平行总线，其中最常见的是32位位宽*33 mhz频率。 pxi模块所采集的数据会通过pci总线、i/o控制器与内部总线，从板载设备内存传送至系统内存(ram)。 接着再通过内部总线从系统内存传输至硬盘。 pxi模块所产生的数据则会以相反的方向传输。
图2.pci系统的数据流架构，位于pxi嵌入式控制器和机箱之间。
根据规范，理论上pci总线的最大带宽为132 mb/s，可转换为110 mb/s的实际持续吞吐量。 由于所有的pci设备仅通过一条链路与主机控制器进行数据通信，因此所有设备都会共享110 mb/s的实际带宽。 因此就pxi系统而言，pxi机箱内的所有模块都会共用pci总线带宽。 随着pxi仪器的性能不断提高，应用也随之不断演变，而且模块与控制器之间需要传输的数据量也将持续增加。 对于这些应用，pci总线的吞吐量将很快就不够用。
作为pci总线的进化版，pci express保留与pci的软件兼容性，并将并行总线替换为高速(2.5 gb/s)串行总线。它借助称为“巷道(lane)”的差分信号线对发送数据，使各条巷道在各个方向上具有250 mb/s的带宽。 多条巷道可组合在一起形成x1（乘一）、x4、x8、x16等典型链路带宽。 x16 gen1链路可提供4 gb/s的单向带宽。 而且，pci express设备不像pci那样与总线上的所有设备共享带宽，而是具有专用带宽。 因此可使用更多的pxi模块持续在嵌入式控制器来回传输数据。
图3：链路根据组合中的通道数量进行定义，并且标示为“xn”，n代表巷道数量。 例如，pci express gen1巷道支持250 mb/s的速率，而pci express gen2巷道则可支持500 mb/s的速率。
pxi express机箱可容纳pxi或pxi express模块，因此可轻松适应不同的应用。 但由于仪器功能越来越丰富，总线技术也越来越精进，因此随着pci express 2.0规范(也称为pci express gen2)的推出，pci总线可提供更高的带宽。 pci express gen2总线的比特率增加了一倍，从2.5 gt/s提高到5.0 gt/s，因而提供了两倍于pci express gen1的数据传输速率，同时保留与pci express gen1的完整软硬件向后兼容性。 pxi express也在不断地利用最先进的pci express技术进步。
例如，ni pxie-8133嵌入式控制器采用了pci express 2.0，提供了4组x4 gen 2 pci express链路来连接pxi机箱背板。 pxie-8133嵌入式控制器的系统总带宽高达6.4 gb/s，相较于采用pci express gen1链路的前一代嵌入式控制器，足足提高了一倍。
图4.利用pci express gen2，用户可同时串流更大量的i/o通道，进而构建更大型、更复杂的数据记录/回放应用。
pxie-8133嵌入式控制器连接着处理器与板载pcie开关之间的x16 gen2链路， 板载pcie开关提供了4组x4 pcie链路，连接至带宽为6.4 gb/s的pxie-1075机箱。 pxie-8133的内存控制器搭载最先进的处理器技术，可连接ddr3 1333 mhz dram的两个通道，并且提供8 gb/s的总内存吞吐量。强大的pcie gen2技术与高内存容量均提高了系统总带宽。 通过这一配置，pxie-8133搭配pxie-1075机箱即可充分利用机箱带宽，实现6.4 gb/s的系统总带宽。基于这一架构，机箱与嵌入式控制器的组合现在可匹配相应的机箱带宽容量，并且随着机箱设计的演变，将可实现更高的数据吞吐量。
4. 点对点串流架构 有些高吞吐量应用对于通信延迟和数据带宽容量有严苛的要求， 对于这类应用，利用最新的p2p串流技术是不错的选择。 ni p2p串流技术采用pci express，可直接在多个仪器之间点对点传输数据，不需经过主处理器或内存。 因此系统中的设备无需额外占用系统资源即可共享信息。
图5. 使用p2p技术，数据包无需再经过系统主控制器内存，这样设备之间便可确定地传输数据。
5. 优化串流架构 一般来说，对于需要高速数据串流的应用，必须从整体上审视整个数据传输架构，包括模块、背板以及控制器，这样才能全面了解平台的性能。 在以前的串流架构选项中，ni pxi express嵌入式控制器内置的pci express链路提供足够的带宽来尽可能多地传输来自机箱的数据。 在评估其他厂商的设计方案时，厂商的某些选择可能会影响系统的整体带宽容量。
图6. 评估嵌入式控制器与机箱选项时，需要考虑架构设计选项，以尽可能避免系统瓶颈。
以图7为例，其他厂商的pxi express嵌入式控制器在cpu与板载pcie开关之间采用了pci express x8 gen1链路，因此限制了机箱与处理器之间的带宽。 虽然其余系统部分可处理高达8 gb/s的串流需求，但是所选用的嵌入式控制器架构仍会导致系统总带宽仅限于2.0 gb/s。因此在设计串流系统时，必须确保系统元件之间能彼此配合，以实现各自的带宽规范级别。
相较之下，ni最新的pxi express平台产品、机箱、嵌入式控制器都已针对这些高吞吐量应用进行了优化。 pxie-1085采用最新的pci express gen3技术，并与搭载intel xeon八核心处理器的pxie-8880配合使用。 ni pxie-1085的插槽均为混合插槽，以便支持pxi 或pxi express模块。 总之，这款机箱可为测试/测量应用提供出色的性能和灵活性。
图7. pxi express系统利用pc总线的技术优势来持续提高数据带宽容量，进而满足最新的测试应用需求。
pxie-8880嵌入式控制器通过x16 和x8 pcie gen 3 链路连接至带宽为25.6 gb/s的pxie-1085机箱。 pxie-8880内存控制器采用最先进的处理器技术，可连接至ddr4 1866 mhz dram的三个通道，提供了高达30 gb/s的总内存吞吐量。强大的pcie gen2技术与高内存容量使得系统总带宽比上一代产品提高了一倍，而相比其他厂商的产品则高出三倍之多。 这些pxi express平台产品集成于单个机箱之中，能够以最大速率实现更高性能的仪器串流。
6. 结论 应用的串流性能取决于系统的多个因素。 评估串流架构的每个链路对于获得最大整体系统吞吐量至关重要。 利用最新的pxi express技术优势，系统的带宽最高可达到25.6 gb/s。高带宽容量结合机箱的灵活性可支持多种pxi或pxi express模块，满足各种应用的需求，同时也可适应未来不断演变的仪器。
电流探头的使用方法及应用形式
莫名其妙的噪声都是怎么来的？
韩媒：美国可能禁止DUV设备出口中国
盘点2017年最新传感技术和应用领域
三菱PLC编程软件快捷键有哪些
PXI Express平台的串流架构介绍以及其优势
物联网如何让MEMS传感器技术大放异彩
购物新时尚RFID自助结账
程控电源原理_程控电源的用途浅谈
基于WiFi模块的智能门锁控制方案
轻奢风格的三星w2017，处处流露着尊贵的气息！
机器人技术融合了哪几种前沿技术的生态综合体？
传统电视与互联网电视趋近融合，互联网电视厂商该如何破局？
MiniLED助力LCD与小间距LED升级,终端需求将带动行业快速发展
dfrobotBeetle控制器简介
颜色传感器的工作原理/功能/应用
研究团队发现石墨烯分散体的简易制作方法 未来有望推广到工业生产
法国政府启动1亿欧元快速充电桩计划
美光业务分析和展望：将持续推进DRAM和NAND Flash技术发展
英国PEM罗氏线圈产品特点介绍