用大多数fpga都可以实现一个数字uwb(超宽带)脉冲发生器。本设计可以创建一个两倍于fpga时钟频率的脉冲信号(图1)。以前的设计要采用异步延迟,才能制造出所需频率的脉冲。不过该设计需要一只支持三态上拉的fpga,如xilinx公司的virtex 2(参考文献1)。这种方案亦需要手工布局与布线。今天的fpga都不支持三态上拉。另外,异步延迟会随温度而变化。本例采用了一种有多时钟相位组合的同步延迟方案。这一设计可以实现于所有类别的fpga上。
本设计中的主要限制因素是dcm(数字时钟管理器)以及触发器的主时钟频率。例如,xilinx公司virtex 4的dcm不能超过400 mhz。一片fpga可以生成频率为时钟频率一半的信号,因为它用两个时钟脉冲使信号从0转换为1,再回到0。因此,不能直接生成大于时钟频率一半的频率。本设计用dcm的多时钟相位以及小于单个时钟周期的同步延迟,可以产生出高于时钟频率一半的脉冲信号,达到时钟频率的两倍。
图2即所称的脉冲发生器。它包括三个功能块:一个ook(on/off键控)调制器、一个同步延迟发生器,还有一个包含一只异或门的边沿结合器。ook调制器由一只反相器构成,它在每个新脉冲的开始时作为脉冲重复频率信号触发器。当发生一个触发时,ook电路将一个预初始化的信号转换成为一个时间,该时间等于来自一个脉冲带宽的计数值,然后在下个触发出现前保持为零。ook块产生的频率是时钟频率的一半。这个ook输出通过同步延迟发生器,产生出三个延迟版的ook输出。
这些延迟都小于一个时钟周期。时钟相位依次为触发器ff1、ff2和ff3提供时钟,它们分别延迟90°、180°和 270°。这些延迟脉冲再使用组合逻辑,与ook调幅器的输出相结合,产生出uwb脉冲所需要的频率。边沿结合器完成一次xor(异或)运算,获得的信号频率取决于希望组合的边沿。将ook输出边沿与ff1 输出相结合,就得到一个等于时钟频率的信号。将所有输出边沿结合起来,就得到一个两倍于时钟频率的信号。dcm对这些延迟做同步,产生一个精确的信号频率。本设计的复杂性小于参考文献1中的异步延迟方案。
大众:芯片供应受影响,但没传闻中严重
3D全景线上博物馆展厅的优势是什么
深入浅出了解GND
中国云基础设施迎来爆发式增长
以AD9371系统示例小尺寸卫星,讲述如何进行移动通信
在FPGA上建立一个UWB脉冲发生器
高级自适应远光系统引入多种传感器技术,三菱电机研发新型能源管理技术
人工智能变革教育行业为何受到如此的关注
Galaxy S4火热上市,引日台零件厂扩增产能
实时双频Wi-Fi技术有哪些优势
导热硅胶片在开关电源中的应用
微雪电子树莓派2.7寸电子纸墨水屏介绍
关于大族超能酒店用品制造产业的相关设备的分析和应用
英凯(YINCAE)宣布DA158N高性能固芯材料可承受零下273°C
如何解决冗长的if...else条件判断(上)
与机器人合作才是区块链的未来
索尼WH-1000X降噪耳机体验 降噪效果到底怎么样
中国空军未来之星歼11D已采用国产发动机:不再依赖俄罗斯
区块链怎样改变网络视频行业
通过紫外线辅助光蚀刻技术实现的湿式蚀刻