什么是竞争与冒险现象？怎样判断？如何消除？
a) 什么是setup 和holdup时间？
建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。
b) 什么是竞争与冒险现象？怎样判断？如何消除？
信号在fpga器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为毛刺。如果一个组合逻辑电路中有毛刺出现，就说明该电路存在冒险。用d触发器，格雷码计数器，同步电路等优秀的设计方案可以消除。
c) 请画出用d触发器实现2倍分频的逻辑电路？
就是把d触发器的输出端加非门接到d端。
d) 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？
将几个oc门结构与非门输出并联，当每个oc门输出为高电平时，总输出才为高，这种连接方式称为线与。
e) 什么是同步逻辑和异步逻辑？
整个设计中只有一个全局时钟成为同步逻辑。
多时钟系统逻辑设计成为异步逻辑。
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
是不是结构图？
g) 你知道那些常用逻辑电平？ttl与coms电平可以直接互连吗？
ttl,cmos，不能直连
lvds:lvds（low voltage differential signal）即低电压差分信号，lvds接口又称rs644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
ecl：（emittercoupled logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路
cml: cml电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作。
边缘计算对物联网设备安全漏洞的应用
研华发布新一代 “边云协同-研华智慧工厂解决方案”
国巨|TVS瞬态抑制二极体保护元件，用于汽车及5G通讯应用
欧普照明等5家照明公司发布年报 营收利润双增长
Redmi note11 Pro迎来最低售价，现在购买立减400！
什么是竞争与冒险现象？怎样判断？如何消除？
超声波焊接机安装方法及注意事项
SNP EXA为SAP生态体系推出新产品碳足迹解决方案，以驱动ESG 可持续发展
发电机的基本常识和要求
农业农村信息化工作稳步推进，取得积极进展
直线马达3D打印火箭将于本月发射
显示器高压条电路图大全（两款模拟电路设计原理图详解）
欧拓采用超静音技术专为电动汽车使用
基于专为手机游戏而打造的全新生态系统Gstar加密货币介绍
一文解析冲击电压分压器关键计量性能
关于物联网的认知误区，盘点物联网的4个认知误区
RF MEMS国内外现状及发展趋势
中国工业互联网的发展现状解析
BM3D算法学习
模组电源的线通用吗_模组电源的用途
建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。
b) 什么是竞争与冒险现象？怎样判断？如何消除？
信号在fpga器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为毛刺。如果一个组合逻辑电路中有毛刺出现，就说明该电路存在冒险。用d触发器，格雷码计数器，同步电路等优秀的设计方案可以消除。
c) 请画出用d触发器实现2倍分频的逻辑电路？
就是把d触发器的输出端加非门接到d端。
d) 什么是线与逻辑，要实现它，在硬件特性上有什么具体要求？
将几个oc门结构与非门输出并联，当每个oc门输出为高电平时，总输出才为高，这种连接方式称为线与。
e) 什么是同步逻辑和异步逻辑？
整个设计中只有一个全局时钟成为同步逻辑。
多时钟系统逻辑设计成为异步逻辑。
f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
是不是结构图？
g) 你知道那些常用逻辑电平？ttl与coms电平可以直接互连吗？
ttl,cmos，不能直连
lvds:lvds（low voltage differential signal）即低电压差分信号，lvds接口又称rs644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
ecl：（emittercoupled logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路
cml: cml电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作。
边缘计算对物联网设备安全漏洞的应用
研华发布新一代 “边云协同-研华智慧工厂解决方案”
国巨|TVS瞬态抑制二极体保护元件，用于汽车及5G通讯应用
欧普照明等5家照明公司发布年报 营收利润双增长
Redmi note11 Pro迎来最低售价，现在购买立减400！
什么是竞争与冒险现象？怎样判断？如何消除？
超声波焊接机安装方法及注意事项
SNP EXA为SAP生态体系推出新产品碳足迹解决方案，以驱动ESG 可持续发展
发电机的基本常识和要求
农业农村信息化工作稳步推进，取得积极进展
直线马达3D打印火箭将于本月发射
显示器高压条电路图大全（两款模拟电路设计原理图详解）
欧拓采用超静音技术专为电动汽车使用
基于专为手机游戏而打造的全新生态系统Gstar加密货币介绍
一文解析冲击电压分压器关键计量性能
关于物联网的认知误区，盘点物联网的4个认知误区
RF MEMS国内外现状及发展趋势
中国工业互联网的发展现状解析
BM3D算法学习
模组电源的线通用吗_模组电源的用途