用74ls138设计全加器

用74ls138设计全加器 两个二进制数之间的算术运算无论是加、减、乘、除,目前在数学计算机中都是化作若干步加法运算进行的。因此,加法器是构成算术运算器的基本单元。在将两个多位二进制数相加时,除了最低位以外,每一位都应该考虑来自低位的进位,即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加,所用的电路称为全加器。用两片74ls138设计一个全加器。在考虑到74ls138译码器为3 线-8 线译码器,共有 54/74s138和 54/74ls138 两种线路结构型式,其74ls138工作原理为:当一个选通端(g1)为高电平,另两个选通端(/(g2a)和/(g2b))为低电平时,可将地址端(a、b、c)的二进制编码在一个对应的输出端以低电平译出。根据以上特性,设计制作出一个全加器。
74ls138有三个附加的控制端。当输出为高电平(s=1),译码器处于工作状态。否则,译码器被禁止,所有的输出端被封锁在高电平。带控制输入端的译码器又是一个完整的数据分配器。如果把作为“数据”输入端(在同一个时间),而将作为“地址”输入端,那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当=101时,门的输入端除了接至输出端的一个以外全是高电平,因此的数据以反码的形式从输出,而不会被送到其他任何一个输出端上。
用门电路实现两个二进数相加并求出和的组合线路,称为一个全加器。
全加器原理图
a/a b/b c/c为全加器和译码器的输入,out为译码器的输出(0 ~7),s为加法器的和,co为加法器进位输出。ps:假定译码器输出高电平有效。
由表74ls138(2)得出:将3/8译码器的输出out(1,2,4,7)作为一个四输入或门的输入,或门的输出作为加法器的和;将3/8译码器的输出out(3,5,6,7)作为一个四输入的或门的输入,或门的输出作为加法器的进位输出。

影驰RTX2070SuperGamerOC/2080Super大将评测 高性能低噪音与高性价比各取所需
无人驾驶汽车技术标准化中国领先!
高精度地图将成为自动驾驶落地过程中的一大趋势
食品安全检验检测设备是什么,它的作用有哪些
亚成微推氮化镓合封电源芯片 紫光国微获ICT行业科技创新优秀奖
用74ls138设计全加器
英威腾一体化数据中心解决方案促进智慧校园信息化建设
扣押孟晚舟是打“心理战”?美学者批政府制裁华为
如何解决微带滤波器的损耗问题?
开关信号的上升沿时间对传导发射的影响
Ambiq Micro公司Apollo系列微控制器,支持安全启动和安全密钥存储
MentorGraphics收购Tanner EDA
农民的大棚有了机器人以后有什么改变
PySnooper:一个非常方便的调试器
MIUI 11的动画效果设计理念曝光,运用非线性动画
照明墙壁的能源成本是多少?
盘点诺基亚复苏之路5摄旗舰即将上市
示波器数字测量与分析:凭借出色功能实现最佳数字分析
PLC指示灯不亮,是PLC电源板烧了吗?
浅谈连接器测试步骤