DPSK调制解调实验心得
1 运行平台
硬件：crd500数字信号处理板
系统：win7/64；win7/32；win10/64；win11/64
软件：quartus/modelsimse/verilog/matlab
2 主要功能及性能指标
2.1 主要功能
1）可产生基带码元数据
2）完成绝对码到相对码的转换
3）基带数据的成型滤波器电路
4）产生dpsk调制数据
5）完成dpsk解调（载波提取，相干解调）
6）完成位同步信号提取(超前－—滞后型锁相环法位同步电路)
7）解调端完成相对码到绝对码的转换
2.2 主要性能指标
调制端：
1）系统时钟：50mhz
2）基带数据速率：390.625kbps
3）基带成型滤波器成型系数:0.8
4) 载波频率：390.625kbps
解调端：
1）采样频率：3.125mhz
2）解调方式：costas环提取载波，相干解调
3 程序结构框图说明
dpsk调制解调电路程序主要由基带信号生成模块（pcm.v)、绝对码转相对码模块（coder.v）、psk调制模块（psk_mod.v)、costas模块（costas.v）、位同步模块（bitsync.v）和相对码转绝对码模块（decoder.v）组成。
基带信号生成模块（pcm.v)产生码率为390.625kbps的基带数据，送给coder.v完成相对码的转换，同时将绝对码送crd500扩展口观测。转换后的相对码送给psk调制模块；
psk调制模块完成psk信号调制，先对pcm基带数据进行成型滤波，控制传输频带，再与390.625kbps的载波进行相乘，完成psk调制；
psk调制数据经crd500板上的da、滤波、运放模块送bnc测试口的同时，经板上短接线回至ad通道，经ad采样后回送至fpga，由costas模块完成相干载波提取的同时完成数据解调；
解调后的数据送至位同步模块完成位同步脉冲的提取。提取出的位同步信号与解调后的数据送decoder.v模块，完成相对码到绝对码的转换，还原成发送端的原始信号。
位同步脉冲及解调后的最终数据送crd500的扩展口用于示波器观测。
crd500板上ad/da接口有多种设置方式，如图2所示。
本次工程实例采用图2中的模式1连接方式。如果采用图2中的第2种模式，则需要采用双头bnc线将ad接口与da接口连接起来。
4 测试说明
在测试过程中可以发现，上电后下载程序，输入信号及本地载波信号能够快速完成同步，数据解调正常。当按下key1键，使得costas环路无输入信号，则载波无法同步，无法解调正确，松开key1键后两路波形又自动完成同步且解调正确。
但如长时间按下key1键，偶尔会出现即使松开key1键后，两路信号仍不同步且解调不正确的情况，这是由于在环路没有输入信号时，始终处于搜索状态，环路可能出现“死循环”或“跑飞”的现象，这时只要按下复位键，则两路信号又会迅速同步，完成正常的解调。
FPGA在微型投影仪中的设计应用
分频器的常见用途
中兴通讯连续第三年蝉联全球创新企业前100
深度测评宝马5系GT 535
iPhoneX怎样拆解
DPSK调制解调实验心得
时空图神经网络预测学习应用解析
MAX5556–MAX5559立体声音频数模转换器(DAC)
自连科技发布智慧大健康和工业互联网等新基建领域内物联网解决方案
雷士照明拟以5亿元收购罗曼国际所持蔚蓝芯光的余下60％股权
芯动科技选用IMG BXT内核集成到GPU独立显卡芯片中应用
日本富士通发布最强ARM处理器，恰恰证明申威的先进性
面向情报界的物联网
山西省政府正式发布了关于加快5G产业发展的实施意见和若干措施
利用ADISim DDS在线工具仿真DDS产品的频谱特性
关于AI芯片的核心竞争力
利用SHARC处理器成就顶级音频系统品质
智能手机成长逐渐趋缓，市场日益激烈
思尔芯助力中国EDA创新，精英挑战赛评选揭晓
美四大运营商都选用中兴手机
硬件：crd500数字信号处理板
系统：win7/64；win7/32；win10/64；win11/64
软件：quartus/modelsimse/verilog/matlab
2 主要功能及性能指标
2.1 主要功能
1）可产生基带码元数据
2）完成绝对码到相对码的转换
3）基带数据的成型滤波器电路
4）产生dpsk调制数据
5）完成dpsk解调（载波提取，相干解调）
6）完成位同步信号提取(超前－—滞后型锁相环法位同步电路)
7）解调端完成相对码到绝对码的转换
2.2 主要性能指标
调制端：
1）系统时钟：50mhz
2）基带数据速率：390.625kbps
3）基带成型滤波器成型系数:0.8
4) 载波频率：390.625kbps
解调端：
1）采样频率：3.125mhz
2）解调方式：costas环提取载波，相干解调
3 程序结构框图说明
dpsk调制解调电路程序主要由基带信号生成模块（pcm.v)、绝对码转相对码模块（coder.v）、psk调制模块（psk_mod.v)、costas模块（costas.v）、位同步模块（bitsync.v）和相对码转绝对码模块（decoder.v）组成。
基带信号生成模块（pcm.v)产生码率为390.625kbps的基带数据，送给coder.v完成相对码的转换，同时将绝对码送crd500扩展口观测。转换后的相对码送给psk调制模块；
psk调制模块完成psk信号调制，先对pcm基带数据进行成型滤波，控制传输频带，再与390.625kbps的载波进行相乘，完成psk调制；
psk调制数据经crd500板上的da、滤波、运放模块送bnc测试口的同时，经板上短接线回至ad通道，经ad采样后回送至fpga，由costas模块完成相干载波提取的同时完成数据解调；
解调后的数据送至位同步模块完成位同步脉冲的提取。提取出的位同步信号与解调后的数据送decoder.v模块，完成相对码到绝对码的转换，还原成发送端的原始信号。
位同步脉冲及解调后的最终数据送crd500的扩展口用于示波器观测。
crd500板上ad/da接口有多种设置方式，如图2所示。
本次工程实例采用图2中的模式1连接方式。如果采用图2中的第2种模式，则需要采用双头bnc线将ad接口与da接口连接起来。
4 测试说明
在测试过程中可以发现，上电后下载程序，输入信号及本地载波信号能够快速完成同步，数据解调正常。当按下key1键，使得costas环路无输入信号，则载波无法同步，无法解调正确，松开key1键后两路波形又自动完成同步且解调正确。
但如长时间按下key1键，偶尔会出现即使松开key1键后，两路信号仍不同步且解调不正确的情况，这是由于在环路没有输入信号时，始终处于搜索状态，环路可能出现“死循环”或“跑飞”的现象，这时只要按下复位键，则两路信号又会迅速同步，完成正常的解调。
FPGA在微型投影仪中的设计应用
分频器的常见用途
中兴通讯连续第三年蝉联全球创新企业前100
深度测评宝马5系GT 535
iPhoneX怎样拆解
DPSK调制解调实验心得
时空图神经网络预测学习应用解析
MAX5556–MAX5559立体声音频数模转换器(DAC)
自连科技发布智慧大健康和工业互联网等新基建领域内物联网解决方案
雷士照明拟以5亿元收购罗曼国际所持蔚蓝芯光的余下60％股权
芯动科技选用IMG BXT内核集成到GPU独立显卡芯片中应用
日本富士通发布最强ARM处理器，恰恰证明申威的先进性
面向情报界的物联网
山西省政府正式发布了关于加快5G产业发展的实施意见和若干措施
利用ADISim DDS在线工具仿真DDS产品的频谱特性
关于AI芯片的核心竞争力
利用SHARC处理器成就顶级音频系统品质
智能手机成长逐渐趋缓，市场日益激烈
思尔芯助力中国EDA创新，精英挑战赛评选揭晓
美四大运营商都选用中兴手机